Richtlijnen voor LVDS DRIVER lay-out

S

ssuchitav

Guest
Hi! Wat zijn de punten die moeten worden opgevangen terwijl het doen van LVDSTX driver lay-out? Elke beperkingen uit DSM processen op deze? Bij voorbaat dank.
 
LVDS is gespecificeerd voor 2,5-3.3V Dus je moet dik oxide-apparaten en het niveau vertalers voor iets minder dan 250 nm. Er is ook spanning schaalbaar LVDS met dubbele beëindiging. Het voorkomen van de NMOS + PMOS differentiële ontvanger op ontvangen kant en hebben ook een lager stroomverbruik.
 

Welcome to EDABoard.com

Sponsor

Back
Top