RF synthesizer ontwerp?

[mitgrace]

Dear All:
Ik zal het ontwerpen van een RF-synthesizer, De verwijzing klok is 32 kHz.De VCO is 3G,
En de lus filter verankeren in de IC.Is een enkele opmerking?
Het
is net als de convertional PLL is geen pak hier, opmerkingen?

 

[master_picengineer]

Hoi,

Heeft u de verschillende blokken, PFD, CP, VCO ..of je moet het ontwerp van deze componenten ook?

VCO is 3 Ghz je bedoelt?
Als het zo is, vind je niet dat het verslag VCO_freq / ref_freq is groot?

 

[mitgrace]

Beste master_picengineer:
Dit is een groot probleem voor mij.zien we andere produkt dat doen, ik ben het niet die de structuur van RF synthesizer.ze gebruiken?Do u nog opmerkingen?

 

[Mazz]

mitgrace is vergeten te zeggen dat hij moet systhesize FM-band (ongeveer 100MHz).Hij zal gebruik 3Ghz VCO meest waarschijnlijk te integreren VCO tank in IC (we hadden afgelopen discussies in een ander onderwerp).Dus de verhouding FLO / FREF is niet zo hoog.
Mazz

 

[mitgrace]

Beste Mazz:
U bent correct, Het product is implemebt door andere onderneming.Maar we weten niet waarom ze gebruik 32K input en LC VCO is 3Ghz, en embeded de lus filter.
Wij raden ze gebruiken digiltal PLL, de LC VCO is plaats door LC dCO, andere blok zij met behulp van digitale methode om af te maken.Actullay dit is de reden waarom wij bestuderen.Gelieve referentie si4701 gegevensblad.Eventuele opmerkingen?

 

[RFDave]

Ik vermoed dat de 32 kHz kristal is de goedkoopste beschikbare kwarts xtal.Om een LC oscillator op de chip, moet je kleine L en C, dus je moet een hoog oscillator frequentie.Geïntegreerde lus filter want dan blijf je op de chip en geen zorgen te maken over wat een klant uitvoert off-chip, en het bespaart u een beetje geld voor externe componenten.

Dave
www.keystoneradio.com

 

[zeloyu]

de referentie-frequentie is te klein
fractionele-N PLL moet worden gebruikt

 

[khouly]

Silabs hebben hun eigen PLL-architectuur die DSPLL die een PLL die DSP deel om de fase ruis prestaties, en ook zij kunnen voeren het filter als een digitaal filter

over de 3 GHz VCO, zij maken dit een zeer hoge frequentie, zodat het alle VCO kan worden geïntegreerd en gebruik dan een set van verdelers om de gewenste frequentie

khouly

 

[Mazz]

Enkele details over khouly post in www.silabs.com /
public / documenten / marcom_doc / mcoll / Timing / nl / DSP_Driven_Clocks.PDF

Take care: het lijkt mij dat ze het gebruik van dit soort PLL architectuur niet voor het genereren van de lokale oscillator voor radio-toepassingen (een kan er een hoop redenen voor).Kijkend naar GSM PLL bijvoorbeeld, ik heb alleen de traditionele benaderingen.

Gebaseerd op mijn ervaring, de FM-LO generatie (voor mobiele applicatie) kan volledig worden geïntegreerd met behulp van een traditionele PLL architectuur.

Ik hoop dat het kan helpen.

Mazz

 

[jecyhale]

Moeilijk te ontwerpen.

U moet het ontwerpen van een geschikte lus filter.Toegevoegd na 1 minuten:Wat de sluis tijd van je systeem.Als u geen zorg de sluis tijd, kan gemakkelijk worden.