RF CMOS-out

[AdvaRes]

Hallo leden,

Ik
ben van plan om de lay-out van een schakelingen op basis van RF-CMOS-transistor.Ik
ben op zoek naar een materiaal of tutorial laat zien hoe dat te doen en de consederations in aanmerking te nemen.Ik heb een erg basic tutorial zoals RF CMOS Inverter of CMOS RF dff layout tutorial.
In feite een groot verschil bestaan tussen de conventionele lay-out en de lay-out voor RF-transistor.

Al uw adviseert en commentaar zijn welcommed.

Thanks in advance.

 

[forkschgrad]

AdvaRes schreef:

Hallo leden,Ik ben van plan om de lay-out van een schakelingen op basis van RF-CMOS-transistor.
Ik ben op zoek naar een materiaal of tutorial laat zien hoe dat te doen en de consederations in aanmerking te nemen.
Ik heb een erg basic tutorial zoals RF CMOS Inverter of CMOS RF dff layout tutorial.

In feite een groot verschil bestaan tussen de conventionele lay-out en de lay-out voor RF-transistor.Al uw adviseert en commentaar zijn welcommed.Thanks in advance.

 

[jecyhale]

Ik denk dat de verschillende beteween de conventionele lay-out en rf-indeling is de parasitaire dop en weerstand, En tegelijkertijd is het lawaai isoleren van RF mos moet effectiever.Dus je
kunt beter meer guardring voor RF MOS, het is zeer improtant.

 

[AdvaRes]

jecyhale schreef:

Ik denk dat de verschillende beteween de conventionele lay-out en rf-indeling is de parasitaire dop en weerstand, En tegelijkertijd is het lawaai isoleren van RF mos moet effectiever.
Dus je kunt beter meer guardring voor RF MOS, het is zeer improtant.

 

[jecyhale]

http://www.edaboard.com/viewtopic.php?p=1012836 # 1012836Toegevoegd na 6 minuten:Ik denk SOI is een goede keuze, maar meestal is het niet beschikbaar zijn in gemeenschappelijke RF proces.
En als je alleen het ontwerpen van een RF systeem zonder veel digitale blok, SOI is te duur.

Dit is mijn mening.Zeer blij te disscuss met u mee.