RF CMOS LNA LAYOUT

[Puppet1]

willen lay-out een cascode inductieve gedegenereerde CMOS LNA.
5.8GHz CMOS.

weet u hoe u een dubbele poort lay-out doen - sluit de poort aan beide zijden te verminderen gate weerstand?dit is NIET hetzelfde als een dual gate MOSFET.

geen papieren, scriptie over dit?

bedankt

 

[THCM]

"Een 7-GHz 1.8DB NF CMOS Low Noise Amplifier" door Ryuichi Fujimoto etc.You kunt dit document door Google.

 

[khouly]

ja het is niet dual gate mosfet
maar wees voorzichtig, en zie hoe is de lay-out van de RF transistor is gemodelleerd
sommige gieterijen bieden de modellen voor de poort is aangesloten van de ene kant en anderen coneected van beide

dit van invloed op het ontwerp in hoge frequentie aanzienlijk speciaal voor lage ruis ontwerp
coz de poort weerstand is een belangrijke geluidsbron

 

[Puppet1]

het papier dat u geplaatst is een dual GATE MOSFET.

Ik wil niet een dubbele poort, maar sluit de poorten tweemaal.