ram design met verilog codering

[siva_7517]

Hoi,

Ik heb te rammen gebruiken in mijn ASIC-ontwerp.Momenteel ben ik met behulp van een verilog codering voor de ontwikkeling van het ontwerp.Ik heb een aantal aanwijzingen over hoe een code verilog codering te weten ram instantiëren.Laten we zeggen dat ik nog 4 ingangen op te slaan in mijn ram synchroon, hoe kan ik dit doen in verilog codering.

Thanks in advance
Siva

 

[sree205]

http://www.asic-world.com/examples/verilog/memories.html

hoop dat dit helpt.

maar als ur naar het RAM-geheugen tot de GDSII stadium te gebruiken, kan u behoefte aan een compiler geheugen van de verkoper, die ook u te voorzien van een netlist voor.