Query on Routing Resources

[ukint]

Hoi,
Kan iemand opheldering over de vraag hoe de routing middelen worden besloten, voor elke technologie?
Voor bijvoorbeeld voor 130nm proces gaan we t
/ m 5 metalen niveau dat voor 65nm gaan we t
/ m 7lm of meer.Is er geen gegevens om dit te ondersteunen?

Bedankt,
Ukint

 

[kishore2k4]

Mijn inzicht is dat het aantal van de metalen lagen min of meer evenredig zijn de logica van de wafels dichtheid kan ondersteunen.Bedenk dat CMOS-processen worden aangedreven door digitale ontwerpen.Dus als u een klein proces knooppunt dan kunt u past meer poorten waardoor u meer aansluitingen dus meer metalen lagen.Ook met toenemende integratie (SoC) moet u meerdere levering rails die ook behoefte aan meer van metaal aantal lagen.

De maximale Ik heb gehoord / gelezen is 9 of 10 voor Intel 45nm proces.