pull-down voor FDV301N N-FET

T

treitmey

Guest
Ik heb een relais dat wordt aangestuurd vanuit een PIC 18F452. Het wordt aangedreven met een FDV301N N-FET. Ik heb een 10k in serie met de uC pin te beperken stroom naar de FET. Nu wil ik een pull-down op de pin voor als de micro-controller is in gereset en de pin wordt ingesteld als input. dus ik wil niet de input te zweven, Dus ik wil een pull neer op. Mijn vraag is moet de pull down gaan voor of na de 10k die er is, .. en wat moet de weerstand waarden. Mijn denken is dat als een weerstand is op de Micro-controller pin, pin en dat is hoog, dan is er gaat een spanningsdeler worden. +5, Res1, Res2, GND, en dat de FET niet ziet de +5 V. Wat is de wiskunde die ik zou moeten gebruiken om de tegenstanders te berekenen. http://www.fairchildsemi.com/ds/FD/FDV301N.pdf
 
Uw circuit zal hebben grote turn_on en turn_off keer met een 10k weerstand in serie met de FET poort (vanwege het hek van de capaciteit bij transities), maar als het niet een probleem is het OK. Ik wil graag suggereren je het veranderen van de waarde op ongeveer 100Ω als je sneller de overgangen. Hoe meer spanning op de gate hoe lager de Rds_on, dus plaats het pull-down weerstand aan de uitgang pin van de MCU (voor de poort van de weerstand). Ik veronderstel dat alvorens opnieuw in te stellen of slapen modi heb je de FET uit gedraaid, zodat de pull_down weerstand kan een hoge waarde, maar laag genoeg is om ruis te voorkomen dat die de MCU pin hebben. Een goed uitgangspunt zou zijn 10k want zelfs als je forgett de FET turn_off voordat reset-modus, de tijd om het uit te zetten zal hetzelfde zijn als in de feitelijke circuit.
 
Ik zie wat je bedoelt. Kunt u me vertellen hoe je de weerstand van 100 ohm hek te berekenen. Dat is wat ik heb problemen hebben met. btw niets vond ik een opmerking over hoe je de kracht van de poort weerstand zie hieronder> De poort weerstanden zijn in serie met de poorten, maar ze zijn allemaal gedreven> vanuit een enkele bron calc. > De gemiddelde gedissipeerd vermogen in een serie gate weerstand is over P = C * F * V ^ 2 waarbij C is totale effectieve gate capaciteit, Miller inbegrepen F = frequentie rijden V = gate rijden spanning. Zo berekenen dat en zien of het binnen de macht van de weerstand dissipatie spec. John
 
Als u van plan om een relais Ik neem aan rijden bent u niet in te gaan op een hoge schakelfrequentie (ruim beneden de kHz). De serie gate weerstand is handig voor twee doeleinden: 1 - Om trillingen te wijten aan de capaciteit van de hoge hek 2 te voorkomen - Voor hoge inschakelstromen tijdens de overgangen (ook te wijten aan capaciteit) te voorkomen. Zo is, is meer veilig is om het behoud van de integriteit van de PIC poort dan enig ander ding. Een waarde van 100Ω is (mijn mening) de laagste die veilig is voor de PIC (maar je kunt naar beneden proberen te 10Ω als je wilt, zelfs een rechtstreekse verbinding zal werken), en tegelijkertijd geeft u een snelle overgang. Houd er rekening mee dat een relais is veel trager dan een FET. Met betrekking tot de opgenomen vermogen, zal je niet merken dat in dat circuit en kan elke wattage je wilt gebruiken. Niets hoeft te worden berekend in dit circuit. Bovendien niet forgett om een freewheel diode parallel met spoel van de relais om de FET te beschermen (1N4148 werkt prima). Groeten
 
OK. Got it. Gewoon een huidige limiet voor de bescherming van de PIC pin. als voor de diode. Got it. D5 zien downloaden beeld.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top