proefbank idee voor I2C

[Meenz]

Hoi,

Ik ben nieuw voor systeem verilog.Ik probeer te ontwikkelen met behulp van een TB-systeem verilog voor I2C kern.Kan iemand alsjeblieft suggereren alle ideeën over hoe te gaan ABT met dit,
In wezen zou ik graag willen weten hoe de ontwikkeling van een TB usin beperkt randomisatie en functionele dekking.Kan worden gedaan?help

Ook als iemand heeft een testbank voor een soortgelijk probleem zou u kunnen delen met mij
Alle hulp is zeer gewaardeerd

Groeten
Meenz

 

[mssajwan]

Hallo,
Het kan me zeker ontwikkeld met behulp SV.
Ik heb dat gedaan, maar kan het niet eens met de code.
Ik kan u een idee.
Sinds haar een serieel protocol, devlop Transmitter model voor controle Receiver en Receiver model voor de controle-zender.
Stel bijvoorbeeld dat u de controle Trnasmitter onderdeel van.bepaalde gegevens aan RTL (bewaar deze gegevens ergens dwz i SV wachtrijen), colect de toegezonden gegevens fro RTL in uw Rx model en vergelijk het met de gouden gegevens.
u kunt hetzelfde doen voor Receiver deel van uit.

Rgds
Manmohan