Process 0,25 tot 0,18

V

Vraag

Guest
Ik krijg een ontwerp van de bandgap in 0.25um proces, inclusief schematische en lay-out.Ik wil het gebruiken in mijn ontwerpen.Maar het is met 0,18 proces.

Ik heb het schema in gesimuleerde ,18-proces model.De prestaties zijn goed.Kan ik de layout van UES ,25 proces om een ,18 proces van ontwerp?Ik ben klaar met de andere delen van blokken in ,18-proces.Natuurlijk kan ik het reinigen van de DRC en LVS.

Zal het begin zijn van een probleem om de prestaties van de lay-out?

Bedankt.

 
Ik denk niet dat je dat kan doen als de kenmerken van de transistor iteslf heel wijzigingen dramtically van de "ideale" een als je naar ,18 um tech van 0,25 tech.
Srivatsan

 
Als u NPN gebruiken, zou je beter volgt het ontwerp regel richtsnoeren te bereiken betrouwbare / betere prestaties.

Zo niet, zie ik geen enkel probleem als u het oude design in een nieuw model en de DRC LVS schone in nieuwe technologie te simuleren.De enige mogelijke DeMerit is het gebied boete.

groeten,
jordan76

 
jordan76 wrote:

Als u NPN gebruiken, zou je beter volgt het ontwerp regel richtsnoeren te bereiken betrouwbare / betere prestaties.Zo niet, zie ik geen enkel probleem als u het oude design in een nieuw model en de DRC LVS schone in nieuwe technologie te simuleren.
De enige mogelijke DeMerit is het gebied boete.groeten,

jordan76
 
Als je alles gedaan de hoek simulaties in het nieuwe proces, en uw schakeling werkt goed, dan heb je geen reden om te vrezen.Wat de laterale PNP's, het proces ontwerp pakket biedt eenheid cellen, die kunnen verschillen van de cellen die in het vorige proces.Dus je zou kunnen hebben om de oude cellen te vervangen met de nieuwe.Maar aangezien in een bandgap circuit, zijn alleen de verhouding die belangrijk is, zelfs dit isnt echt nodig is.

 
Ik denk dat je nodig hebt om een nieuw ontwerp te doen.Dat is veiliger.Ik neem aan dat nu voor u zojuist gesimuleerde de (gewonnen) circuit met behulp van de 0.18um modellen.Als u had een werkende circuit, dat niet lang moeten nemen, dat wel.

 
Als u de bestaande 0.25u topologie begrijpen, moet je waarschijnlijk beginnen met dat, tenzij het nodig heeft een voeding van meer dan wat je met behulp van 0.18u op het proces, en ervan uitgaande dat gelijkwaardige inrichtingen (PNP, weerstanden) zijn beschikbaar.

U kunt een deel van de middelen voor de nieuwe topologie schaal, maar ik denk dat er sprake zou kunnen aansluiten op kwesties als je schaal te klein.

(Natuurlijk, dit alles gaat ervan uit dat u op zoek bent naar dezelfde referentie spanning van beide processen ...)

 
Als je ontwerp ,25 um bandgap Vcc = 3.3
en nog 0.18um Vcc = 3.3V ..

hoeven niet opnieuw te ontwerpen ..

maar als u gebruik Vcc = 2.5 of 1.8V -> re-design
en indien Vcc = 1.8 bandgap = 1.2xx is diffcult ontwerp
je kunt niet MOS cascode (slecht PSRR) ..

 
voor analoge moet u het herontwerp
voor digitale het misschien ok 0,25 tot 0,18
maar niet 0,18 tot 0,25

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top