Probleem van LNA ontwerp input poort

[whitewiz]

Ik doe de 100 MHz LNA ontwerp.

Het is eigenlijk merkwaardig dat ik niet kan de output te krijgen op alle als ik de koppeling Capacitor zetten

(10 pF) serie met de gate van de transistor.Meestal kunnen we de koppeling cap

in de input-zijde om te voorkomen dat de parasitaire signaal.

De input setup is verkeerd?
Sorry, maar je moet inloggen om deze gehechtheid

 

[gszczesz]

Plaats uw circuit hier ...

Zonder te kijken naar uw circuit, vermoed ik dat wanneer je de koppeling condensator in, je niet goed vooringenomenheid de poort van de transistor omdat je het blokkeren van uw DC.

Greg

 

[whitewiz]

gszczesz wrote:

Plaats uw circuit hier ...Zonder te kijken naar uw circuit, vermoed ik dat wanneer je de koppeling condensator in, je niet goed vooringenomenheid de poort van de transistor omdat je het blokkeren van uw DC.Greg

 

[gszczesz]

Wanneer u 350mV DC spanning opgeven op de haven, genereert het 700mV intern, en dan zet de 300 Ohm weerstand in serie.Ik gok dat de NMOS referentie die u gebruikt geeft u geen 750mV maar iets anders ....

Wat is de gelijkstroom, en nog belangrijker DC spanning op de gate voor beide gevallen?

Greg

 

[BCL]

Heeft u geprobeerd een grotere waarde koppeling cap?Je zou het afsnijden van de 100MHz-ingang met de high-pass structuur?