Probleem van het bottom-up-flow in rijklare DFTC

[hgby2209]

Ik gebruik test_model in hiërarchische Scan Synthese Flow .....
sub1 creat test_model1 (sub1.ctldb) & schrijven sub1.db
sub2 creat test_model2 (sub2.ctldb) & schrijven sub2.db

als ik lees. db &. ctldb op topniveau, de volgende waarschuwing weergegeven:

Waarschuwing: Design 'sub1.db: sub1' komt vóór 'sub1.ctldb ontwerp: sub1 "in de link_library;" sub1.ctldb: sub1' zullen worden genegeerd.(UIO-92)

Kan iemand mij vertellen hoe dit probleem op te lossen, als ik moet lezen. Db &. Ctldb op topniveau?

 

[hgby2209]

Ik vind de oplossing voor dit probleem:

set test_use_test_models true; # in staat te stellen creat & model lees testmodel, wordt de test uit te schrijven via de "write-f db"

dus als ik test_use_test_models op waar, ik niet de noodzaak om te schrijven model te testen.
Het. Db zal het testmodel.