Probleem: simulatie RTL -> VCD bestand (met behulp van NCSIM)

[Alvin80]

Hallo iedereen,
Ik werk samen met NCSIM voor het nabootsen van een hiërarchische vormgeving aan RT-niveau.
Ik
ben vooral geïnteresseerd in de activiteit van sommige banken registreren in het ontwerp.
Zo
heb ik het volgende script om te annoteren deze activiteit in een VCD bestand.

cat> ncsim.tcl <<EOFF
database-open "namedb"-VCD-default-in "/ ruimte / CIC.vcd"
sonde DUT-database "namedb"-all-diepte alle golfvorm
EOFF

Maar aan het einde van de simulatie, de activiteit van de gewenste registers (eigenlijk de output netten van de registers) is niet in de VCD!Misschien is er enige optie die ik niet kan vinden

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triest" border="0" />Op poort niveau I dont have any problems, maar ik moet simuleren op dat niveau.
Ik
heb al geprobeerd met de optie-groeien in de ncelab commando ...
Mijn RTL-code is geschreven in verilog en de beschrijving van het register banken is als volgt:
reg [27:0] x_reg_bank [9:0]; / / X registers bank
reg [27:0] y_reg_bank [9:0]; / / Y registers bank
reg [27:0] z_reg_bank [9:0]; / / Z registers bank

Weet u een oplossing voor mijn probleem?
Thanks in advance ...

 

[RBB]

Ik heb altijd een dump simvisoin & database niet VCD

Code:aanvankelijke

beginnen

$ shm_open;

$ shm_probe ( "MAC");

eindigen

 

[Alvin80]

Bedankt voor het antwoord ...
Maar ik nodig om een SAIF bestand en ik kan geen wijziging in de RTL-code (geen DPFLI functie of andere pragma kunnen worden ingevoerd).Ik weet hoe ik kan vertalen naar VCD SAIF .... maar ik weet niet hoe u een SAIF uit een SHM database.
Hoe kan u een bestand SAIF na een simulatie met NCSIM (met behulp van SHM database)?

 

[RBB]

Je kunt niet eens de testbench?Toegevoegd na 7 minuten:Als u kunt de testbench er PLIs voor het schrijven van een Saif bestand.

Als u niet kunt veranderen testbench vervolgens kijken naar de dumpsaif opdracht in het NC-sim handleiding, voor het storten van de Saif bestand uit een script.

 

[aji_vlsi]

Hoi,

Alvin80 schreef:

Hallo iedereen,

Ik werk samen met NCSIM voor het nabootsen van een hiërarchische vormgeving aan RT-niveau.reg [27:0] x_reg_bank [9:0]; / / X registers bank

reg [27:0] y_reg_bank [9:0]; / / Y registers bank

reg [27:0] z_reg_bank [9:0]; / / Z registers bankWeet u een oplossing voor mijn probleem?

Thanks in advance ...

 

[Alvin80]

Nuttige raden!
Maar ik heb nog steeds een probleem.
Ik kan dumpen een VCD bestand, maar ik vind een vector formaat van de registers bank in mijn ontwerp.
Voorbeeld:
$ var draad 28 x!x_reg_bank [9] $ einde
$ var wire 28 y!x_reg_bank [8] $ einde
$ var wire 28 z!x_reg_bank [7] $ einde
$ var wire 28 (!x_reg_bank [6] $ einde
$ var wire 28 |!x_reg_bank [5] $ einde
$ var wire 28)!x_reg_bank [4] $ einde
$ var wire 28 ~!x_reg_bank [3] $ einde
$ var wire 28! "x_reg_bank [2] $ einde
$ var wire 28 "" x_reg_bank [1] $ einde
$ var wire 28 # "x_reg_bank [0] $ einde

en gedetailleerde ...
b1000000000000000 # "

Dan is de vcd2saif commando werkt niet goed en ik kan niet geannoteerde de activiteit in het ontwerp (Design Compiler milieu)
Hoe kan ik voorkomen dat dit formaat?
Ik zou graag een VCD-formaat zoals dat:
$ var draad 1 # w x_reg_bank [0] [27] $ einde
....
....
$ var draad 1 # y x_reg_bank [0] [0] $ einde

b1 # w
....
b0 # y

Elk ander idee?Is er een optie in SimVision om de activiteit van elk individueel FF?
Thanks a lot ...

 

[Alvin80]

Oplossing gevonden!

Het probleem was de NCSIM versie.
Ik gebruikte NCSIM 5.70 ...nu ik gebruik NCSIM 8.1 en ik heb geen problemen als ik deze simulatie stroming:
- Na ncvlog, ncelab ...

ncsim toegang RWC-MESSAGES-CDSLIB cds.lib-LOG .. / log / ncsim.log-PARTIJNUMMER-LICQUEUE-INPUT ncsim.tcl-RUN tbench.tb_top: gedragswetenschappen

waar ncsim.tcl is
database-open "wave.shm"-SHM-in ".. / wave / wave.shm"
probe-create-SHM-database wave.shm: DUT-all-herinneringen grondig alle

- Toen ik vertalen SHM database naar VCD formaat ...
simvisdbutil .. / wave / wave.shm-addindices-output / ruimte / CIC.vcd-VCD-overschrijven
waar-addindices is zeer belangrijk omdat "Voegt indexcijfers voor VHDL vectoren en herinneringen voor VCD geformatteerde output"

- Tot slot wil ik vertalen naar VCD SAIF formaat (met behulp van Synopsys commando) ...
vcd2saif-formaat verilog-i / ruimte / CIC.vcd aanleg "tb_top (gedrags) / DUT"-o ./SAIF/RTL/cic_01.saif

Ik hoop dat deze functie kan handig zijn voor andere ontwerpers ook.
Dag