probleem over dynamisch vergelijkingslocatie drempel

L

lhlbluesky

Guest
per stadium 1.5bit pijplijnsnelheid ADC, dynamische vergelijkingslocatie kan worden gebruikt voor het verlagen stroomverbruik, zoals we weten, dynamische vergelijkingslocatie heeft drie typen: weerstandsbelasting dynamische vergelijkingslocatie, differentieel paar dynamische vergelijkingslocatie en capacitieve dynamische vergelijkingslocatie.Ik wil weten, wat is het verschil van de drie soorten comparatoren?

en op papier "een mismatch Ongevoelig CMOS DYNAMISCHE comparator VOOR
PIPELINE A / D OMVORMERS ", differentieel paar dynamische vergelijkingslocatie wordt geanalyseerd, en zegt dat de offset is kleiner dan weerstandsbelasting dynamische vergelijkingslocatie, waarom?
en de wijze van berekening en het ontwerp van de drempel spanning van de differentiële paar dynamische vergelijkingslocatie? kan men hetzelfde met de weerstandsbelasting dynamische vergelijkingslocatie, net met (W / L) ref = (1 / 4) (W / L) in, of is er andere methode? pls help me.

bedankt allemaal voor antwoord.

 

Welcome to EDABoard.com

Sponsor

Back
Top