Probleem met Spartan

D

djolestojic

Guest
Ik gebruik Spartan XCS10 probleem en ik heb de invoering van enige vorm van flip-flop in ontwerp (als onderdeel, of via VHDL) - wezen, compiler niet tot enige vorm van fouten, maar krijg ik niet passend antwoord van de chip.

Kan iemand helpen.Bedankt.

 
Upload uw HDL-code, zodat we kunnen zien wat er mis is.Ook die synthese tool gebruikt u.

 
Hoi!

Heb je proberen te simuleren uw ontwerp funcionality.Zoals gezegd Beetroots post uw code.Bart

 
djolestojic schreef:

Ik gebruik Spartan XCS10 probleem en ik heb de invoering van enige vorm van flip-flop in ontwerp (als onderdeel, of via VHDL) - wezen, compiler niet tot enige vorm van fouten, maar krijg ik niet passend antwoord van de chip.Kan iemand helpen.
Bedankt.
 
Ik lijkt te hebben gevonden wat werd veroorzaakt problemen - mayby kan worden van enige vorm van assistentie niemand.

Ik gebruik Foundation 3.1 software voor de Spartaanse vormgeving, en ik ben Programing via JTAG-poort voor ontwikkeling oorzaken.Ik heb gesimuleerde het ontwerp en het werkte goed.Maar als ik het getest op een chip het mislukt.

Ik dacht dat dat probleem was met STARTUP component, maar het bleek dat het nodig was om selecet optie 'C3' in Uitvoering-> Options-> Configure-> Enable uitgangen!??Ik heb geprobeerd om erachter te komen wat het betekent acctulay (in Spartaanse datasheets), maar de beschikbare informatie niet toereikend waren om te komen tot een conclusie.

 

Welcome to EDABoard.com

Sponsor

Back
Top