K
kalyansrinivas
Guest
Hi all,
We hadden een Virtex-4 FPGA en een cipres controller (CY7C68013) op ons bord de reset signaal voor CYPRESS chip komt uit FPGA (Virtex-4).Het probleem waarmee wij worden geconfronteerd, is dat om wat voor reden de reset uit FPGA
doesnt om de cipres chip, maar toen gedwongen buiten de chip is het goed.Heb ik nodig om alle instellingen in Xilinx ISE om de IO gedreven uit FPGA looklike een reset signaal doorgegeven via externe milieu
Dank op voorhand
M Kalyansrinivas
We hadden een Virtex-4 FPGA en een cipres controller (CY7C68013) op ons bord de reset signaal voor CYPRESS chip komt uit FPGA (Virtex-4).Het probleem waarmee wij worden geconfronteerd, is dat om wat voor reden de reset uit FPGA
doesnt om de cipres chip, maar toen gedwongen buiten de chip is het goed.Heb ik nodig om alle instellingen in Xilinx ISE om de IO gedreven uit FPGA looklike een reset signaal doorgegeven via externe milieu
Dank op voorhand
M Kalyansrinivas