N
nicx82
Guest
Hallo,
Ik heb een entiteit met 38 bidirectionele lijnen (IO).Ik heb een proces dat een tijdelijke signaal (st_logic-vector) initialiseren tot Z (dus ik heb 38 Z):
IOtemp <= ZZZZZZZ ...;
Wanneer een controle signaal gaat naar '1 'deze tijdelijke signaal is gevuld met 1 of 0 in precieze posities (dus ik heb deze 38 lijnen signaal met een 0, wat 1 en anderen lijn met Z).eg;
IOtemp <= ZZ1Z01Z ......;
Na het vullen van de IOtemp signaal, is dit IOtemp signaal gekopieerd naar bidirectioneel lijnen:
IO <= IOtemp;
Maar als ik het simuleren. VHO bestand van qu (at) rtus in mijn ActiveHDL het project van de regel die moet worden Z (hoge impedantie) zijn 0 of 1 en de andere lijnen juist zijn.
Waarom?
Please help me.Bedankt
Nick
Ik heb een entiteit met 38 bidirectionele lijnen (IO).Ik heb een proces dat een tijdelijke signaal (st_logic-vector) initialiseren tot Z (dus ik heb 38 Z):
IOtemp <= ZZZZZZZ ...;
Wanneer een controle signaal gaat naar '1 'deze tijdelijke signaal is gevuld met 1 of 0 in precieze posities (dus ik heb deze 38 lijnen signaal met een 0, wat 1 en anderen lijn met Z).eg;
IOtemp <= ZZ1Z01Z ......;
Na het vullen van de IOtemp signaal, is dit IOtemp signaal gekopieerd naar bidirectioneel lijnen:
IO <= IOtemp;
Maar als ik het simuleren. VHO bestand van qu (at) rtus in mijn ActiveHDL het project van de regel die moet worden Z (hoge impedantie) zijn 0 of 1 en de andere lijnen juist zijn.
Waarom?
Please help me.Bedankt
Nick