Power Ring breedte van het geheugen

[ys82]

hoi
Ik zou graag willen weten hoe de breedte van het geheugen macht ring te beslissen wanneer er gebruik wordt artisanale geheugen compiler?
Bedankt!

 

[Marcs]

Bereken de maximale momentane schakelstroom, kijk dan naar het maximale spanningsverlies te beperken en de weerstand per vierkant van de metaallaag.Toepassing dan gewoon de wet van Ohm.Voeg dan een royale veiligheidsfactor.

Als laatste controle, zorg ervoor dat de draad is breed genoeg te houden van de huidige onder de maximale stroomdichtheid te beperken.

Het harde deel is het bepalen van de maximale stroom, die afhankelijk is van u goed beoordelen wat de overgang zal de maximale schakelstroom.U kunt controleren of uw resultaten met tools macht analyse (Apache, Sequence, Synopsys, ...)

 

[ys82]

Marcs wrote:

Bereken de maximale momentane schakelstroom, kijk dan naar het maximale spanningsverlies te beperken en de weerstand per vierkant van de metaallaag.
Toepassing dan gewoon de wet van Ohm.
Voeg dan een royale veiligheidsfactor.Als laatste controle, zorg ervoor dat de draad is breed genoeg te houden van de huidige onder de maximale stroomdichtheid te beperken.Het harde deel is het bepalen van de maximale stroom, die afhankelijk is van u goed beoordelen wat de overgang zal de maximale schakelstroom.
U kunt controleren of uw resultaten met tools macht analyse (Apache, Sequence, Synopsys, ...)

 

[Marcs]

Hi:

Ik verontschuldig me voor het zijn een beetje te kort in mijn eerste posting.Je bent echt zorgen over twee problemen: niet meer dan de maximale stroomdichtheid en niet meer dan de maximale spanning-drop te beperken.De kracht ring moeten worden ingedeeld, zodat om te voldoen aan deze eisen.

Beide problemen vereisen dat u de huidige draad in elk segment van de macht netwerk, bepalen van de bron (nen) aan de putten (power aansluitingen op elke transistor).Dit is een doorgelust netwerk probleem, dus de wet van Ohm is van toepassing op een segment per segment basis, maar je moet een analoge simulator op het netwerk probleem op te lossen.Dit is niet echt iets wat je kunt doen met de hand voor echte ontwerpen - dat is waarom iedereen gebruikt gespecialiseerd spanningsval analyse instrumenten.

Als u geen toegang tot dergelijke instrumenten hebben, dan moet je terugvallen op de regels van de duim of proberen om de macht ring in Spice jezelf model.Een vereenvoudiging die wordt soms gebruikt is niet van mening elke transistor individueel, maar om een hele rij van transistors te behandelen als een grote stroom zinken.

U kunt ook zeggen dat het geheugen compiler berekent een piek stroom die te groot is (hoe weet je dat het te groot?).Het probleem kan assumtion van de compiler worden op wat het ergste geval activiteit is.Is het de veronderstelling, bijvoorbeeld, dat elke transistor in het gehele geheugen kunnen overschakelen op precies hetzelfde moment?Ja, dat zal u een zeer grote piek stroom, maar het lijkt zeer pessimistisch.Wat is de realistische "worst case?

Tenzij u toegang tot een spanningsval analyse tool hebt, uw beste inzet is aan iemand die is ontworpen voor een soortgelijk geheugen en wat draad breedte gebruikten ze zien vragen (en vragen of het werkte

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />

).Vaak ontwerpers eenvoudig raden een breedte die veilig lijkt groot genoeg om te verwerken wat vaag de huidige geraamde kan worden, en dan hopen dat hun veiligheid marge was groot genoeg.

 

[ys82]

geheugen compiler kan de spec van het geheugen te genereren, is er een tafel voor een parameter (inclusief piekstroom).Is er een effectieve manier om het geheugen met de nodige energie op te wekken-ring aan het begin van Design

 

[jbeniston]

Heb je de documentatie die bij de compiler?Ik denk dat er een hoofdstuk over dit onderwerp.