Post simulatie op ADC

[codec]

Toen ik het ontwerpen van een pijplijn 60MHz 10-bits ADC, vond ik het moeilijk om te doen een post layout simulatie.De voornaamste moeilijkheid is om nauwkeurig FFT resultaat.
Voor SRAM, ROM of Flash simulatie post, was ik alleen de zorg over de timing vertraging toelaatbare fout tot 10%, met behulp van StarSim of UltraSIM.Echter, voor pijplijn ADC met SC structuur, als nauwkeurigheid die vergelijkbaar zijn met Spectre nodig is, de simulatie tijd is niet aanvaardbaar.Heeft iemand de ervaring in dergelijke simulatie van soortgelijke ontwerp?
Bedankt.

 

[eda4you]

codec wrote:

Toen ik het ontwerpen van een pijplijn 60MHz 10-bits ADC, vond ik het moeilijk om te doen een post layout simulatie.
De voornaamste moeilijkheid is om nauwkeurig FFT resultaat.

Voor SRAM, ROM of Flash simulatie post, was ik alleen de zorg over de timing vertraging toelaatbare fout tot 10%, met behulp van StarSim of UltraSIM.
Echter, voor pijplijn ADC met SC structuur, als nauwkeurigheid die vergelijkbaar zijn met Spectre nodig is, de simulatie tijd is niet aanvaardbaar.
Heeft iemand de ervaring in dergelijke simulatie van soortgelijke ontwerp?

Bedankt.

 

[codec]

Thanks, eda4you
- Gebruik de stap antwoord en vergelijk deze met hoge modellen (averilog of matlab).
Eigenlijk, ik ben van plan om te bevestigen of parasitaire RC SNDR zou schaden.Ik kan niet begrijpen hoe quarantee prestaties door gebruik stap respons?

 

[borodenkov]

Ik denk dat het bijna onmogelijk is om de uitgepakte parasieten op uw simulatie van het gehele ADC in Spectre vanwege simulatie lange tijd te nemen.Wat kan er gedaan is inclusief parasieten in de simulatie van de ADC blokken, vervolgens met behulp van deze informatie in het gedrag model van de ADC te schatten het effect daarvan op SNDR.Ook bij het doen van een systeem-level ADC ontwerpfase een redelijke marge in SNDR dat betrekking zal hebben parasieten, discrepantie en proces variatie.

Over NanoSim etc: Ik heb nog nooit gebruik hebben gemaakt van een fastspice simulator, dus ik weet niet over hun mogelijkheden ..

 

[rongli]

Ik denk dat uw PDK is niet compleet, is het niet?

 

[sisc1525]

onze ADC is ook niet de post te simuleren, maar ik weet niet hoe dit te doen?