Plz delete it!

[Shaq]

...
Laatst bewerkt door Shaq op 29 november 2005 15:49, edited in totaal 1 keer

 

[Hill]

WowBedoel je je het ontwerp van een op-amp IC maken?De interne silicium wafer enz. ..

 

[Shaq]

Hill schreef:

Wow
Bedoel je je het ontwerp van een op-amp IC maken?
De interne silicium wafer enz. ..

 

[suria3]

Eerst bepaalt je VDD voedingsspanning.Dan om de input, bepaalt u zelf hoeveel stroom aan de staart en beslissen de staart spanning om in verzadiging.Dus, eigenlijk hier je al weet de VB3 spanning om de staart in verzadiging te garanderen.Dan, voor VB2, stelt u de min bias spanning te zetten op de NMOS volgens uw proces drempel spanning, zodat u het waarborgen van de NMOS in verzadiging en op hetzelfde moment heb je een bredere schommel op dat punt.Als zij naar de VB2 spanning ingesteld, past u hetzelfde concept uit de top transisitor op dat filiaal door alle de transistor in de verzadigde regio met betrekking tot VDD.

Op decideng de specificaties, moet je de basis undersatnding graag te hoog te krijgen CMRR uw input staart transisitor uitgangsimpedantie moet zeer hoog genoeg zijn, krijg ik een high gain uw totale uitgangsimpedantie moet hoog genoeg zijn en ga zo maar door.Dus, ik zou u adviseren, krijgen een fundamenteel boek als Razavi grijs en Paul Meyer en zien hun voorbeelden van Op-Amp ontwerp, krijgt u de duidelijk beeld dan.

 

[Shaq]

Heeft iemand heeft een ander circuit dat kan oplopen tot de specificatie?

Omdat ik de bias spanning van het originele circuit gevoel is te veel!

Dus, ik denk dat het moet heeft andere circuits kan bereiken de specificatie.

Heeft iemand mij een suggestie?

 

[scottieman]

Shaq schreef:

Hallo iedereenDit is mijn eerste keer aan een OP-amp ontwerp!!In dit circuit, hoe bereken ik Vb1, VB2, VB3 en?En, hoe bereken ik de aspect ratio van deze MOSFET om de specificatie te bereiken?
(Ik gebruik TSMC 0.35ľm 2p4m proces)Plz help me!Thanks so much!