PLL transistor-level design

[liuyonggen_1]

Ik ben een beginner op het gebied van de PLL

kan iemand mij wat informatie over de transistor-level ontwerp van de PLL, zoals PFD, OSC, enzovoort?
thanks a lot!

 

[mpig09]

Beste liuyonggen_1:

U kunt verwijzen.

mpig
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 

[pillar_chen]

papieren of boeken?bedankt

 

[hung_wai_ming@hotmail.com]

Hoi

Zoeken IEEE en je vindt tal van kranten.
Ik heb hier wat voor je kick start

"Een PLL klok generator met 5 tot 110Mhz slot bereik voor microprocessor", IA Jong, 1992
"Een energiezuinig breed scala PLL", TC Chen, 2002
"Low jitter en proces onafhankelijke DLL en PLL gebaseerd op zelf-bevooroordeelde technieken", JC Maneatis, 1996 (een gouden kranten in PLL)
"Een 2-5GHz lage jitter 0.13um CMOS PLL met dynamische huidige matching gratis pomp en een geluidsbelastingsindicator verzachtende lus filter", A. Maxim, 2004
"Ontwerp van een lage jitter 1GHz Fase vergrendeld lus voor digitale klok generatie, W. Rhee, 1999
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 

[pillar_chen]

Wie kan een aantal documenten over de fase lawaai op de VCO?

 

[mpig09]

Beste pillar_chen:

U kunt verwijzen.

mpig
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 

[neter]

Heeft iemand het ontwerp van producten voor tweeërlei pad PLL transistor-niveau?

 

[gavin168]

Wie kan geven in het ontwerp-procedure voor PLL?

bedankt

 

[northeast1]

liuyonggen_1 schreef:

Ik ben een beginner op het gebied van de PLLkan iemand mij wat informatie over de transistor-level ontwerp van de PLL, zoals PFD, OSC, enzovoort?

thanks a lot!

 

[mahmoudwafi]

hier is een zeer nuttig document over de heffing pomp PLL

 

[finalvolition]

Voor een beginneling, het tekstboek door Razavi is zeer nuttig.