PID VHDL als bron-of IP

[Git]

Is er iemand weet waar ik kan vinden PID algoritme geïmplementeerd in VHDL, of als IP-alstublieft?

Git

 

[massale]

Misschien moet je proberen met behulp van Matlab.U kunt bouwen aan de wiskundige model.Ik denk dat er een mogelijkheid tot overheveling van het wiskundige model in VHDL met Matlab.Natuurlijk moet je een zekere kennis van Matlab.

 

[Git]

Ik vroeg mij af over Matlab, maar ik zie geen manier om dat te doen Matlab -> VHDL conversie, tenzij dat een deel van StateCAD staat alleen.Git

 

[eltonjohn]

Hi git

Ik
ben bezig met een methode voor de Gedrags-synthese.zogenaamde automatische Programing ..Nou is niet een volledige werkelijkheid nog niet. Maar veel kan worden gedaan ..

1) Je begint met een matlab model ..(Simulink)
Dan moet je de output C sequentiële code met RTW

2) U simuleren en PROFIEL de code ..om te zien waar de knelpunten in het algoritme ..Zodra u weet wat u moet parallelize

3) U parallelize de C sequentiële code met HandelC syntaxis
(dit daadwerkelijk gebeurt met de hand ..)

4) Celoxica synthetize naar uw favoriete FPGA

5) RouteIk
ben ook proberen andere benaderingen met Java
Te beginnen met een ander compatibel Matlab tool van Mathwizards
http://www.mathwizards.com/

 

[Git]

Foei.Dankzij EJ, maar ik denk niet dat ik over alle vereiste instrumenten om dat waarschijnlijk niet alle kennis

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />Ik heb een embedded soft risico cpu in de FPGA, maar ik had eerder geloofde dat doen in de software zou te lang.Ik schreef de routine in C en het gecompileerd tot 60 klok cycli die zal worden over 1uS die manier minder dan ik dacht.

Ik
zou nog liever in VHDL, maar ten minste ik heb een oplossing als ingedrukt.Git