parasieten (inductie en capaciteit)

[wchu01]

Ik gebruik Cadence Virtuoso werken een Divider om een divisie verhouding van 2402 te bereiken 2480 voor een 2.4Ghz signaal.

Ik kwam met verschillende divider blokken die ik wilde aansluiten up maar ik realiseerde me dat vele malen, zijn de eerdere fasen niet in staat om de opeenvolgende stadia station.

Dit brengt mij af te vragen het volgende:

1.Hoe kon de ingangsimpedantie en uitgangsimpedantie van een blok worden gehaald?

Het is want als de 2 impedanties kon worden vastgesteld, dan is de drijvende probleem kan worden vereenvoudigd met die van het verstrekken van voldoende stroom om een capacitieve belasting heffing.

Bedankt.

 

[wchu01]

Heeft iemand een idee?

 

[rameshabng]

Men kan theoritically berekenen van de i / p en op impedantie
Vrijwel u meten wat de totale stroom getrokken bij de o / p node dan Vsupply / totaal geeft de huidige uitgangsimpedantie en u kunt op dezelfde maatregel voor de ingangsimpedantie en

 

[haadi20]

Ik heb onlangs een kloof ontworpen door 32 keten op basis cascade verdeel-by-2 podia ... en had geen impedantie mismatch problemen.

U moet ervoor zorgen elke fase heeft genoeg uitgangsspanning zwaaien naar de volgende fase schijf en ook of de gate spanning (bias) voor het besturen transistors correct is (als de DC spanning van de vorige fase rechtstreeks wordt gebruikt).

Ik had een probleem met de laatste, zoals de DC spanning van een fase niet correct was voor vertekenende de volgende fase en vereist enige aanpassing om het probleem op te lossen.

 

[wchu01]

haadi20 - De kloof van 32 die je had ontworpen kon ik ken de topologie als ik een gevoel dat u gebruikt SCL hebben.

 

[haadi20]

Ja, thats correct.Ik gebruik SCL topologie voor de divider.

 

[wchu01]

Voor SCL, ik denk dat ik zou geloven dat analoge methode zou fijn zijn als het gebruikt wordt om het circuit te weten analyseren om de input parasieten te onderzoeken.Echter, voor tspc, of Pseudo-NMOS, is het nogal moeilijk.

Bijvoorbeeld, voor mijn de eerste 2 TFF, is het van Pseudo-NMOS om een kloof Bij 4 en na die ik heb tspc te voorzien in een andere Verdeel-By-4.Laten we niet naar de reden waarom de topologieën worden gekozen.Tussen mijn Pseudo-NMOS en tspc, is het nogal moeilijk te optimaliseren als men zou willen tot laag vermogen hebben echter met die u betaalt via uw daling van het huidige station die resulteren in het onvermogen om de tspc rijden.

Tijdens de optimalisatie van mijn Pseudo-NMOS.Ik realiseerde me dat ik vrij ben afgeslepen door hoe kon ik het laden van de tspc uittreksel aan de Pseudo-NMOS dus toen ik mijn eerste 2 TFF te optimaliseren, zou ik weten hoe klein ook, met een breedte kan ik gaan.

Dit was hoe mijn vraag kwam.
[/ img]
Sorry, maar je moet inloggen om deze gehechtheid