B
boku
Guest
Hallo, ik zou graag het ontwerp van de SDRAM controller.Na landmeten de huidige SDRAM frequentie, de meest voorkomende is 100/133mhz.Wat als mijn ontwerp niet uitgevoerd in zulke hoge freqency.Het is slechts 60 MHz of 30 MHz in mijn ontwerp.Dus kan ik gebruik gewoon lage freq klok in de CLK-SDRAM-module??
Thank you so much! ~ ~ ~
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />
Thank you so much! ~ ~ ~
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Eyes" border="0" />