over het kritieke pad en report_timing

[ASIC_intl]

Hoi

Ik heb een ontwerp.Ik gebruik de Design compiler voor synthese.Ik weet dat mijn ontwerp is een enkele klok ontwerp.
Hoe kan ik de slappe waarde voor het kritieke pad in mijn ontwerp.

Moet ik een pad groep bestaande uit alle de d-ingangen van de d-flops te creëren in mijn desogn om dat te doen tijdens het gebruik van report_timing commando?

Dank
ASIC

 

[iwpia50s]

report_timing zou automatisch verdelen de timing in het pad groepen.Wat u geïnteresseerd bent in reg2reg is.

 

[silencer3]

om de reg2reg timing,

1.set_false_paths-van [all_inputs]
set_false_paths-aan [all_outputs]

2.gebruik group_path en groep alle inputs en outputs (met uitzondering input & output klokken) in een IO_PATHS groep.nu blijkt reg2reg als een groep en io paden als een groep.gemakkelijk te analyseren

 

[ASIC_intl]

Hi silencer3 & iwpia57

Waarom u wilt creëren pad verschillende groepen op deze manier?Zelfs report_timing zal zelf het verslag van de timing van de paden voor de klok pad groep in het ontwerp?

Ik heb eens gegroepeerd alle paden bereiken van de d-ingangen van alle flops in het ontwerp.Toen gebruikte ik report_timing.De report_timing opdracht resulteerde vervolgens in twee groepen pad.Een pad groep is het pad groep (naam van het pad groep: DINPUTS) gemaakt door alle D-ingangen van de flops en de andere was het pad groep (naam van het pad groep: Clock_i) voor de bestaande klok in het ontwerp.

Nu de vergelijkbare reg_to_reg kritieke paden moeten worden gemeld, zowel in DINPUTS en Clock_i pad groepen, omdat de reg_to_reg paden gemeenschappelijk zijn voor beide van de bovenstaande pad groepen.Maar in het verslag na report_timing Ik vond de paden gemeld te verschillen helemaal uit DINPUTS pathgroup en Clock_i pad groep.Kunt u dit verklaren drogreden?

Groeten.