over Firm Macro

[smith_kang]

hi
hoorden we van de Hard & Soft Macro's, maar wat is Firm macro en wat is de betekenis daarvan in ASIC-ontwerp.

bedankt

 

[eda_wiz]

Soft macro -> RTL IP.
Firm macro -> netlist gericht voor een proces.(Kan worden voor de FPGA of ASIC)
Harde Macro .--> GDSII Layout van het ontwerp.

 

[smith_kang]

hi whizkid
ya recht, maar wat is de betekenis van zijn onderneming macro.they enige poort niveau netlist maar geen layout.that werk dat we kunnen doen met een zachte macro's ook.
kunt u enkele voorbeelden geven van macro-onderneming?
bedankt

 

[kinysh]

met een vaste kern, hoeven ze niet om u rtl-code,
ze beschermen hun RTL-code op deze manier.

daadwerkelijk in het echte woord, harde kern zal fungeren als een vaste kern.

records
kinysh

 

[eda_wiz]

smith_kang schreef:ya recht, maar wat is de betekenis van zijn onderneming macro.they enige poort niveau netlist maar geen layout.that werk dat we kunnen doen met een zachte macro's ook.

kunt u enkele voorbeelden geven van macro-onderneming?

bedankt

 

[AlexWan]

Hallo, jongens

Ik ben verward met de methode om de macro op te bouwen de beschermde codes (zoals onderneming).

In ons ontwerp, vind ik een IP met de volgende stijl:

module_name module (
/ / Interface
...
...
);

input_signal input;
input ...
...

output_signal output;
de uitgang van de ...
...

beschermd
/ / Unkonw codes
...

beschermd

endmodule

Hoe te blokkeren bouw van de beschermde functie?Met samengesteld of met PLI, enzovoort?

Bedankt

 

[eda_wiz]

HI Alexwan,
Ik weet niet zeker wat er is gedaan in uw IP-adres ....kan worden gewijzigd dat zij onderdeel van de code met enkele tool als Verilog Obfusctor

c deze
http://www.semdesigns.com/Products/Obfuscators/VerilogObfuscator.html