over bandgap ontwerp,

[arsenaal]

Hi all,
Ik wil een bandgap met stroomaansluiting ontwerp varieert van 3,6 tot 1,5 V, met behulp van 0.13u TSMC, en mag niet meer verbruiken dan de huidige 15ua, mijn zorg is het PSRR breken en de spanning van de transistors, ik wil gebruik maken van een toezichthouder naar beneden zetten de macht voor de kern van de bandgap, dus ik kan wel een hoge PSRR en te voorkomen dat de verdeling probleem, maar kan dit niet wanneer de stroom daalt tot 1.5V.
thanks a lot, zijn uw ideeën van harte welkom.

groeten,
arsenaal

 

[arindrajiitkgp]

hoi

is het voltage referentie of huidige referentieprijs???wat is de verdeling spanning van je transistor?is het collector emitter breackdown spanning?zo ja dan moet je proberen om altijd aanpassen collector emitter spanning van minder dan VCEBO.als het mogelijk is, dan kunt u uw ckt uploaden ...dan kunnen we proberen meer informatie ....

dag.

 

[sunking]

dont worry about it.de 0.13u TSMC proces I / O CMOS-proces waarvan de werking spanning 3.3V

 

[arsenaal]

hi sunking,
ik bedoel u kunt gewoon gebruik maken van de IO-device?wat is verschil in het circuit waar een laag voltage apparaat is ok, terwijl ik gebruik io apparaten in plaats daarvan?
en IO-apparaten in 0.13u veel verschilt met die in 90nm?en hoe over de lekstroom?

bedankt

 

[sunking]

je kan natuurlijk.de belangrijkste is de voedingsspanning is 3.3V.
Meer kunt u contact opnemen met TSMC