A
asic04
Guest
Hoi, jongens,
Ik
ben wanhopig op zoek naar een ASIC-ontwerp of verificatie baan.Als u weet dat een entry-level posities in dit gebied, kan je een email sturen naar wenlongwei (at) gmail.com.Ik wil winnen sommige industriële ervaring en geen zorg over de beloning.Ik dank u bij voorbaat!Hieronder vindt u mijn CV:
WILLIAM WEI
5612 Grover Av., Apt 107, Austin, TX 78756
(817) 793-7298
wenlongwei (at) gmail.com
DOELSTELLING
streven naar een full time / stagiair positie op het gebied van ASIC-verificatie en validatie
SAMENVATTING VAN DE ERKENNINGSREGELING
- MSEE gericht op het circuit design met een GPA van 4.0/4.0
- Ervaren in de logica design / verificatie met Verilog HDL / VHDL en FPGA-synthese
- Bekend met de uitvoering van testbenches verificatie van plan om te voldoen aan eisen
- Sterke programmeren in C, C , Perl en assembleertaal
- Innovatieve en zelfstandige gemotiveerde teamspeler met een sterke technisch schrijven en presentatie vaardigheden
ONDERWIJS
LS, Electric Engineering, Universiteit van Texas in Arlington, augustus 2004
LS, Computer Science, Universiteit van Nanjing, China, mei 1999
BS, Biologie, Universiteit van Nanjing, China, mei 1996
Technische vaardigheden
- CAD Tools: Modelsim, Xilinx, Cadence gereedschap, Agilent-ADS, HSPICE, PSPICE en MATLAB / Simulink
- Talen: Verilog HDL / VHDL, C, C , Perl, assembleertaal en Visual Studio
- OS: Windows XP/2000/NT, DOS, UNIX
GERELATEERDE CURSUSSEN
VHDL, Digital Signal Processing, draadloze communicatie, Analog CMOS IC Design, Digital VLSI Design (Auditing), RFIC voor Wireless System, RF Circuit Design, Semiconductor Device Theory, Random signaal en ruis
GERELATEERDE ACADAMIC PROJECTEN
- ASIC-ontwerp van een VGA / LCD-display controller met Verilog HDL, verificatie met een zelf-controle testbench
- ASIC-ontwerp van een lift controller: logica ontwerp en proefbank ontwerp met VHDL, timing simulatie met Modelsim en FPGA-synthese met Xlinx
- Intel 8086 microprocessor interfacing en hardware ontwerp voor een eenvoudige motion control systeem
- Systeem ontwerp van een cdma2000 heterodyne dubbele conversie ontvanger (ADS)
- Een 14-bits 125MSPS pijplijnsnelheid ADC in 0.35um CMOS (Cadence)
- Een 1,9 GHz CMOS RF front-end geïmplementeerd met behulp van 0.18μm CMOS (ADS)
- Een 10 Gb / s CMOS Wideband Amplifier voor optische communicatie met behulp van 0.18um CMOS technologie (HSPICE)
REFERENTIES
Beschikbaar op aanvraag
Laatst gewijzigd door asic04 op 02 oktober 2004 6:27; bewerkt 8 keer in totaal
Ik
ben wanhopig op zoek naar een ASIC-ontwerp of verificatie baan.Als u weet dat een entry-level posities in dit gebied, kan je een email sturen naar wenlongwei (at) gmail.com.Ik wil winnen sommige industriële ervaring en geen zorg over de beloning.Ik dank u bij voorbaat!Hieronder vindt u mijn CV:
WILLIAM WEI
5612 Grover Av., Apt 107, Austin, TX 78756
(817) 793-7298
wenlongwei (at) gmail.com
DOELSTELLING
streven naar een full time / stagiair positie op het gebied van ASIC-verificatie en validatie
SAMENVATTING VAN DE ERKENNINGSREGELING
- MSEE gericht op het circuit design met een GPA van 4.0/4.0
- Ervaren in de logica design / verificatie met Verilog HDL / VHDL en FPGA-synthese
- Bekend met de uitvoering van testbenches verificatie van plan om te voldoen aan eisen
- Sterke programmeren in C, C , Perl en assembleertaal
- Innovatieve en zelfstandige gemotiveerde teamspeler met een sterke technisch schrijven en presentatie vaardigheden
ONDERWIJS
LS, Electric Engineering, Universiteit van Texas in Arlington, augustus 2004
LS, Computer Science, Universiteit van Nanjing, China, mei 1999
BS, Biologie, Universiteit van Nanjing, China, mei 1996
Technische vaardigheden
- CAD Tools: Modelsim, Xilinx, Cadence gereedschap, Agilent-ADS, HSPICE, PSPICE en MATLAB / Simulink
- Talen: Verilog HDL / VHDL, C, C , Perl, assembleertaal en Visual Studio
- OS: Windows XP/2000/NT, DOS, UNIX
GERELATEERDE CURSUSSEN
VHDL, Digital Signal Processing, draadloze communicatie, Analog CMOS IC Design, Digital VLSI Design (Auditing), RFIC voor Wireless System, RF Circuit Design, Semiconductor Device Theory, Random signaal en ruis
GERELATEERDE ACADAMIC PROJECTEN
- ASIC-ontwerp van een VGA / LCD-display controller met Verilog HDL, verificatie met een zelf-controle testbench
- ASIC-ontwerp van een lift controller: logica ontwerp en proefbank ontwerp met VHDL, timing simulatie met Modelsim en FPGA-synthese met Xlinx
- Intel 8086 microprocessor interfacing en hardware ontwerp voor een eenvoudige motion control systeem
- Systeem ontwerp van een cdma2000 heterodyne dubbele conversie ontvanger (ADS)
- Een 14-bits 125MSPS pijplijnsnelheid ADC in 0.35um CMOS (Cadence)
- Een 1,9 GHz CMOS RF front-end geïmplementeerd met behulp van 0.18μm CMOS (ADS)
- Een 10 Gb / s CMOS Wideband Amplifier voor optische communicatie met behulp van 0.18um CMOS technologie (HSPICE)
REFERENTIES
Beschikbaar op aanvraag
Laatst gewijzigd door asic04 op 02 oktober 2004 6:27; bewerkt 8 keer in totaal