Op Amp ingang offset te verwijderen methode

[tia_design]

Hallo jongens, Hoe jullie verminderen de input offset voor een hoge DC-gain (zeg 120dB) CMOS Op Amp (VDD = 3,3 V)? Een manier is het introduceren van een extra poort parallel aan de belangrijkste haven, dan is de callibration spanning wordt toegepast om dit auxliiary poort. Een dergelijke methode is eigenlijk niet goed voor high-gain Op Amp. Ik vond de Texas Instruments TLC4501 CMOS Op Amp ( http://focus.ti.com/lit/ds/slos221b/slos221b.pdf ) met behulp van digitale trimmen tot een zo laag krijgen als compensatie 10uV input. Heeft iemand idee heeft van deze regeling? of hoe vind ik gerelateerde patenten of papier? Alvast bedankt!

 

[Vamsi Mocherla]

Zie digitale trimmen is aanpassing van parameters van het apparaat na de fabricage. Voor, bijvoorbeeld in het geval van BGRs of sommige circuits als ADC of DAC's, zullen ze nodig hebben adjustements hun weerstanden, etc voor het krijgen van een ideale waarde. Meestal kan dit trimmen geprogrammeerd worden door een koppeling zekering verbranden of door middel van schakelaars die worden gecontroleerd door roms. Maar het allerbelangrijkste is je proces (FAB) moeten ondersteunen. Of anders, er is geen doel. Als u wilt een lage offset hebben, probeer en tweak de lengtes van de huidige spiegels of door het verhogen van de gebieden van de differentiële paren. Er is een andere techniek genoemd Chopper stabilisatie. Hier proberen we de offset in een fase monster en het aftrekken bij het verschil ingangen van de versterker. Ik hoop dat dit helpt .......