OP afwikkeling tijd

[aidenbu]

Ik ben het ontwerpen van de pijpleiding ADC.Voor de Sample and Hold schakeling, hoe kan ik simuleren het OP gebruikt voor het regelen en ontvang de tijd?Ik krijg alleen de Unity Gain Bandwidth en Fase Marge.Ik ben niet heel zeker van dat als zij de afwikkeling van tijd genoeg kan houden.

 

[micel99]

Naast de bandbreedte, Opamp instelling tijd is gerelateerd aan zwenking ook.Ik stel u transcient analyse.

 

[aidenbu]

Hartelijk dank!
Mijn op settling tijd nodig 4ns.Mijn eenheid krijgen bandbreedte is 650MHz.Mijn belasting cap is 2.5pf.Output stroom is 1.2mA.Ik ben niet zeker of deze UGB en output stroom kan de afwikkeling van de tijd of niet voldoen.Kunt u mij wat advies?

 

[chmhero]

Ik weet alleen dat gerelateerd is aan klein signaal analyse, bepaald uit
locatie van de polen en nullen in de kleine signaal equitment circuit.
Ik weet niet hoe de pijpleiding ADC werk.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />misschien uitgangsstroom gerelateerd is de grote signaalanalyse.
hehe

 

[nkchenliy]

OP settling tijd is gerelateerd aan bandbreedte en doodde tarief.
Als je op 650MHz bandbreedte is, je op tijd kan regelen 7.5ns te 10.5ns in transcient analyse.

 

[rajath]

Voor een stap reactie, de afwikkeling bestaat uit twee fasen: de rotatiestructuur fase en de afwikkeling van fase.
De slew-tarief kan afhangen van de interne zwenken huidige, of de externe belasting rijvaardigheid.
De afwikkeling van fase hangt af van zowel de gain-bandwidth product en de fase marge (soort van inter-gerelateerde).Heb een fase-marge van 50-60 voor een goede afwikkeling.Ook kan de aanwezigheid van pole-nul wambuizen voor de eenheid krijgen frequentie ernstig degraderen de afwikkeling van de tijd (niet erg duidelijk tijdens ac-analyse).Dus een voorbijgaande analyse eerste, en controleer of haar langzaam in de draaibaar of de afwikkeling van fase.Dat moet beperken uw probleem.

 

[aidenbu]

Dank u allen zeer!Ik ben oprecht waarderen uw analyse en advies voor mijn probleem.
Hoe kan ik een dergelijke transistant analyse voor de OP.Hoe kan ik stap op het reactievermogen?Ik heb gelezen wat papier.Ze tonen enkele transistant resultaten over transistant stap OP's reactie en afwikkeling van de tijd, zoals een puls output van het OP.Ik weet niet welke route ik moet OP verbinding te krijgen en kan de stap respons en transistant analyse.Kan enkele vrienden geven me wat adviseert?

 

[carlyou]

Gebruik cadans of hspice doen trans-analyse.

 

[jiangwp]

Ervan uitgaande dat de afwikkeling van erro is ε, dan is de afwikkeling van tijd is

ε = exp (-t / k)

k: de feedback factor UGB;

Dus, eerst moet je hoeveel bits elke fase is over u pijpleiding ADC bepalen.

En, weet de ε.

Na deze, rekening met de feedback factor van Sample fase, ontvangt de UGB (S);

En rekening houden met de feedback factor gat fase, ontvangt de UGB (H);

Vervolgens kunt u bepalen de UGB = max (UGB (S), UGB (H)).

Misschien, de Slew-Rate de THD, Maar, wanneer de grenzen UGB wordt verhoogd, de Slew-Rate kan worden verhoogd in de tussentijd.

Bedenk wat is uw belangrijkste parameter over de SNR of SNDR, kunt u het verbeteren van de Slew-rate of UGB.

 

[carlyou]

jiangwp, wat u hebt gezegd is zeer goed, zijn er sommige materialen kunt u ons?

 

[eejli]

bk Razavi heeft goede beschrijving op zwenking en afwikkeling van de tijd.

 

[Surajit]

als het mogelijk is u plz zenden de specificaties met betrekking tot de snelheid en resolutie van ur Sample and Hold voor Ex.als de snelheid is 20MSPS en 4-bits resolutie is dan de min afwikkeling benodigde tijd voor de opamp moet minder dan 12.5ns.