R
rajharvijay
Guest
Beste vrienden,
Ik heb ernstige attenties van analoge CIRCUIT ontwerpers.
Ik ben op OPAMP design Wide Band-CMOS met 2.5V, die moet rijden (50 Ohm en 100 fF Load met de gegeven specificaties kunnen buffer nodig hebben op de eindtrap te laden rijden de).
Het ontwerp moet worden gedaan in TSMC 0.25u en simulaties en lay-out moet worden gedaan door Cadence alleen.Input specificaties:
Input omvang: 1 mV
Input frequentie: Tot 5 GHz
Current Density: Minder dan 600 uA/1um2Verwachte resultaten:
Spanning te krijgen: minimaal 15 dB (moet worden bereikt)
Gain variatie: Minder dan 1%
Output frequentiebandbreedte: 0 ~ 5 GHz
Maximum Power dissipatie: 40 mW
Stuur suggesties mogelijke platforms.
mogelijke simulatie strategie.
Ik heb om te werken voor veel dingen eens architectuur is vastgesteld.
Als je originele kopie van ontwerp ik kan het je geven.maar please help me.
Please help me om dit project af )...... (HUILEN
Ik heb ernstige attenties van analoge CIRCUIT ontwerpers.
Ik ben op OPAMP design Wide Band-CMOS met 2.5V, die moet rijden (50 Ohm en 100 fF Load met de gegeven specificaties kunnen buffer nodig hebben op de eindtrap te laden rijden de).
Het ontwerp moet worden gedaan in TSMC 0.25u en simulaties en lay-out moet worden gedaan door Cadence alleen.Input specificaties:
Input omvang: 1 mV
Input frequentie: Tot 5 GHz
Current Density: Minder dan 600 uA/1um2Verwachte resultaten:
Spanning te krijgen: minimaal 15 dB (moet worden bereikt)
Gain variatie: Minder dan 1%
Output frequentiebandbreedte: 0 ~ 5 GHz
Maximum Power dissipatie: 40 mW
Stuur suggesties mogelijke platforms.
mogelijke simulatie strategie.
Ik heb om te werken voor veel dingen eens architectuur is vastgesteld.
Als je originele kopie van ontwerp ik kan het je geven.maar please help me.
Please help me om dit project af )...... (HUILEN