ontwerp van een systeem met 2-processor

[rashidy]

Hi all;
Ik wil het ontwerpen van een systeem met 2-processor, die een van deze is een bescherming van een ander.
please help me voor de architectuur van DATA en ADRES bus.

met vriendelijke groet

 

[aurgathor]

Wat bedoel je over "bescherming"?Een fout tolerant systeem, perchance?

In ieder geval zullen de gegevens en het adres vrij veel bus-architectuur wordt bepaald door de CPU's.Tenzij, natuurlijk, u ook het ontwerp van de CPU's, in welk geval dit klinkt als een huiswerk voor mij ....

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

 

[rashidy]

De processor zal worden gebruikt in de controller aan boord van een SDH STM-4 system.We willen ontwerpen van een redundante controller boord die warm is stand-by.We hebben geen volledige informatie over deze ontwerpen.Wij zouden het op prijs stellen als u ons te voorzien van sommige documenten of wat dan ook die nuttig kunnen zijn in dit verband.
Ondertussen hebben we een probleem met multi-slot (forum) ontwerp, met name over hoe de route adres bus en data bus, en wat architectuur te gebruiken.(bijvoorbeeld sommige ontwerpers gebruik van master-slave configuratie in hun ontwerp (een controller in de grote kaart en een slaaf controller in de andere kaart)).Wij zouden het zeer waarderen als u ons wat informatie, hoewel er weinig over dit, ook.

Bedankt

 

[aurgathor]

Als u op zoek naar een kok-boek aanpak, die moeilijk te vinden voor uw zaak.

Een van de baanbrekende boek in Computer Architectuur is: "Computer Architecture: een kwantitatieve benadering" door Hennessy en Patterson.Het moet het meeste van wat je nodig hebt, en je moet lezen en echt begrijpen de toepasselijke gedeelten van het.

Ik niet begrijp de redenering achter je hot spare.Zolang de bedrijfsomstandigheden zijn in de juiste range (meestal temp en spanningen) CPU's meestal niet mislukken.Maar laten we aannemen dat doet wat het belooft, maar dan hoe u opsporen van de storing met een reserve?Je kunt waarschijnlijk veel sporen katastrofisch mislukkingen, maar het opsporen van subtiele bugs (zoals de floating point bug op de vroege Pentiums) zal naast onmogelijk.

Wanneer uiterste betrouwbaarheid is vereist, kan men gebruik 3 CPU's, allemaal hetzelfde parallelle berekening, en het gebruik stemming als 2 uitgangen oneens.En als CPU genereert onjuiste resultaten meerdere malen gedurende een bepaalde periode, kan men concluderen dat het defect en deactiveren.Met slechts 2 CPU's, kan men concluderen dat een van hen had gefaald (of geproduceerd een onjuist resultaat), maar het uitzoeken welke slecht is is een beetje lastig, vooral als het niet wordt onderbroken.