Ontwerp compiler probleem

J

jkarthikr

Guest
Hallo allemaal, we hebben een ontwerp met meerdere intern gegenereerde klokken, die elk worden gegenereerd uit een master-clock. Als ik dat doe 'check_timing, zie ik dat alleen wegen op de belangrijkste klok verschijnen. De rest van de paden op de verdeelde klokken worden gerapporteerd als 'ongedwongen'. Kan iemand suggereren een of andere reden voor dit gedrag? Die paden zijn niet gespecificeerd als valse paden. Bedankt, Karthik
 
Hoe bent u met vermelding van de afgeleide klokken in de beperkingen bestand?
 
Hi Gliss, ik ben te verklaren alle afgeleide klokken zoals gegenereerd klokken, en met vermelding van hun bron als de belangrijkste klok. Ook heb ik aangegeven de golfvorm op het vlak van de randen van de grote klok, het even welke ideeën? Groeten, Karthik
 

Welcome to EDABoard.com

Sponsor

Back
Top