om te zien hoe signalen details in modelsim belangrijkste script gebruiken?

[LatDrIvE]

Hallo allemaal,

Ik ben het runnen van een ontwerp in modelsim en ik zou graag een aantal van deze signalen een of andere manier worden weergegeven als de volgende:

<Bij T = 159 ns DAT a_in <= "0000">

modelsim in het hoofdvenster en als ik kan grijpen deze resultaten en simultaan schrijven ze in een txt-bestand.

bedankt

 

[avimit]

Hoi,
wat gebruikt u?VHDL of verilog?je kunt doen wat je hebt gevraagd, maar je zal een overeenkomstige code writa.voorbeeld
Code:Succes everytime / / Geef de waarde van 'data_out' '' wordt ontvangen

altijd @ (posedge load_op_reg)

beginnen

$ display ( "Time =% 0d: op_reg [8:1] =% d", $ tijd, MEM [xbytecounter]);

eindigen

 

[LatDrIvE]

thanx Avi
Ik gebruik VHDL behalve een klein deel in verilog.Maar het signaal willen te traceren zijn in VHDL deel.

 

[avimit]

Hoi,
Als u VHDL haar makkelijker om uw variabelen dumpen in een bestand direct.U zult het schrijven van een code.Hier is een voorbeeld van een VHDL bestand dat txt bestanden terwijl simulatie draait schrijft.
http://www.vlsiip.com/vhdl/fileio.vhd
Zoek het proces genaamd write_file_p in de bovenstaande VHDL-bestand.En vergeet niet std.textio.all omvatten en gebruik ieee.std_logic_textio.ALL aanwezig is in de bovenstaande VHDL bestand
Hope it helps,
KR
Avi
http://www.vlsiip.com