Nieuw in digital design en synthese ... enkele vragen die ik heb.

D

dexter_ex_2ks

Guest
Hallo iedereen

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />Ik heb een paar vragen over Digitale Synthese.Ik weet dat samenvattend kan worden gedaan in Synopsys (dit is een manier zijn er meer).Wat is het verschil tussen Design Analyzer en Ontwerp Compiler?Is iemand die in de andere?Want wat is een en wat is de andere?En voor wat VCS?En ISE voor?Welke is voor RTL codering, synthese, simulatie, verificatie, en waarschijnlijk layout.

Thanks in advance.

 
Hoi,
1.
Disign visie is gebaseerd GUI versie van DC.DC omvat Design visie.Mag GUI gebaseerde tool is niet zo krachtig als DC command-line versie.

2.
VCS is een simulato van Synopsys.Het ondersteunt verilog, VHDL en alle meest alle HVLs (hardware verificatie talen ... zoals System Verilog, systeem C, Vera, c gebaseerde interface ... en in de toekomst "e")

3.
ISE is van Xilinx
Inc Het wordt gebruikt voor de synthese, P & O en bitstroomtoegang generatie voor Xilinx FPGA's en CPLD's.Terwijl de DC kan worden gebruikt voor ASIC (dwz gebaseerd op libaries) en DC-FPGA voor FPGA alleen ondersteund voor verkopers (bijv. Xilinx, @ ltera enz.) en ondersteunde apparaten.

4.
Geen gereedschap nodig is voor RTL codering ...moet u de code in een redactie.
Voor synthese, ik reeds vermeld.Voor verificatie (functionele) en simulatie VCS gebruik.

hoop dat dit helpt .....

 
Hartelijk dank voor uw antwoord.
Dus ISE is van Xilinx, begreep ik.Eigenlijk een wilde weten wat voor IC-compiler (vanaf synopsys) niet ISE (mijn fout), maar is goed om te weten.
Dus nu
ben ik met (waar ik
ben studeren) Icarus verilog (het
is een vrije verilog compiler GtkWave voor de weergave van de simulatie golven, Icarus Verilog kunnen synthetiseren verilog naar gate niveau, ik BELIVE het Edif formaat.) Maar ik ken geen instrument dat kan lezen dat formaat (Ik bedoel, om schematische weergave van de gate-niveau).Ik zal op mijn universiteit welke hulpmiddelen zij hebben voor studie-doeleinden.
Dus ik heb een vraag, synopsys IC compiler, Saber, Primetime, cosmosscope wat voor?

En ik
heb begrepen dat ik nog een aantal technologie-bestand voor synthese (ik wil leren om te zien hoe het zal worden gesynthetiseerd mijn verilog code en na die tijd, net voor de studie).

Is er een technologie-bestanden gratis (voor studie-doeleinden).En waar kan ik deze downloaden?

Thanks in advance, en ik wens u een HAVE A GOOD DAY!

 
Hoi,
Edif bestand wordt ondersteund door een groot aantal instrumenten.Voor exmple OrCad schematische vangst (schematische en PCB ontwerpen van software) is in staat om deze bestanden.Edif is zeer comman standaard in de industrie.

Ik weet niet over de tools zoals "Saber" en "cosmosscope" ...Ik weet ongeveer Primetime.Primeime is Statische timing ananlysis (STA) instrument uit synopsys.Het is werelden meest erkende eda instrument voor STA.Het is inderdaad Aftekenen instrument voor sta.

Voor de technologie bibliotheek ..je kan het op sommige universitaire sites ...zoals Oklahoma State University.
bezoek: http://avatar.ecen.okstate.edu/projects/scells/
om te downloaden.

 
dexter_ex_2ks schreef:Is er een technologie-bestanden gratis (voor studie-doeleinden).
En waar kan ik deze downloaden?Thanks in advance, en ik wens u een HAVE A GOOD DAY!
 
dexter_ex_2ks schreef:

Hartelijk dank voor uw antwoord.

Dus ISE is van Xilinx, begreep ik.
Eigenlijk een wilde weten wat voor IC-compiler (vanaf synopsys) niet ISE (mijn fout), maar is goed om te weten.

Dus nu ben ik met (waar ik ben studeren) Icarus verilog (het is een vrije verilog compiler GtkWave voor de weergave van de simulatie golven, Icarus Verilog kunnen synthetiseren verilog naar gate niveau, ik BELIVE het Edif formaat.) Maar ik ken geen instrument dat kan lezen dat formaat (Ik bedoel, om schematische weergave van de gate-niveau).
Ik zal op mijn universiteit welke hulpmiddelen zij hebben voor studie-doeleinden.

Dus ik heb een vraag, synopsys IC compiler, Saber, Primetime, cosmosscope wat voor?En ik heb begrepen dat ik nog een aantal technologie-bestand voor synthese (ik wil leren om te zien hoe het zal worden gesynthetiseerd mijn verilog code en na die tijd, net voor de studie).Is er een technologie-bestanden gratis (voor studie-doeleinden).
En waar kan ik deze downloaden?Thanks in advance, en ik wens u een HAVE A GOOD DAY!
 

Welcome to EDABoard.com

Sponsor

Back
Top