E
elek-eng
Guest
http://www.pldesignline.com/showArticle.jhtml?articleID=210601830&cid=NL_pldl
Nou, de mensen van Achronix Semiconductor hebben eindelijk uit stealth mode en sprong in het midden van het podium om aan te kondigen dat ze al begonnen met de scheepvaart wereldwijd de snelst FPGA's.
De Speedster familie, met de SPD60 (uitgesproken als "Speedy-60") als haar eerste lid, gebruikt Achronix's gepatenteerde picoPIPE versnelling technologie om snelheden tot 1,5 GHz, wat neerkomt op een drie-voudige toename in prestaties dan de snelste bestaande FPGA's.De mensen van Achronix zeggen dat hun vroegtijdige betrokkenheid klanten hebben al succes met Speedster in toepassingen waarvoor ASIC-achtige prestaties, zoals netwerken, telecommunicatie-, test-en meet-, encryptie-en andere high-performance toepassingen.Deze types van toepassingen zijn ideaal geschikt voor de Speedster familie van FPGA's.
FPGA's die sneller dan ASICs?
Nu houden op uw hoeden, omdat ik over wil zeggen een eng woord ...asynchrone!Daar
heb ik het gezegd en ik
ben niet beschaamd te zijn.Dat klopt; de kern weefsel van de Speedster FPGA is asynchroon, waardoor de opheffing van alle beperkingen in verband met mondiale klok distributies.Het eindresultaat is dat Speedster FPGA's kunnen lopen sneller dan veel Standaard Cell ASICs zoals hieronder
it gezegd hebbende, Speedster FPGA's zijn synchroon op hun I / O-interface, zodat ze lijken te zijn zoals alle andere chip, wat de buitenwereld betreft.
Bestaande HDL-code en instrumenten nog veel werk
Nu, je reflexmatige reactie mag zoiets als: "Goede verdriet, ik heb niet de tijd om te leren hoe u asynchrone ontwerpt!"Nou vrees niet, want u hoeft niet.Dit is waar de dingen beginnen te worden heel erg slim.
Hoewel het waar
is dat de onderliggende Speedster stof is asynchroon, het
is ook gebaseerd op de traditionele 4-input look-up tabellen (Luts), RAM-blokken, multiplicatoren, enzovoort.Het verschil is dat er geen registers per se; alle onderdelen van de Speedster weefsel van elkaar zijn gescheiden (of aangesloten / verbonden, afhankelijk van je standpunt) van de self-timed asynchrone micro-pijpleiding fasen,
die bekend staat als picoPIPE technologie .
De echt cool ding is dat je niet hoeft te maatwerk uw HDL-code (Verilog of VHDL) met een Achronix uitvoering in het achterhoofd.Net omwille van een voorbeeld, laten we aannemen dat u werkt op een bestaand ontwerp dat u oorspronkelijk bestemd voor een ASIC implementatie.Laten we een verdere gevaren denk dat dit ontwerp omvat meerdere domeinen klok met een mengsel van gated klokken-en VN-gated klokken.Is dit nu een probleem?Geen zorgen (zoals ze zeggen "onder"), omdat het ontwerp zal wezen gooi de klokken toch.
Even terzijde, betekent dit dat het gebruik van FPGA's te Speedster prototype uw ASIC ontwerp is bijzonder gemakkelijk, want je kunt gebruik maken van dezelfde HDL code voor beide.Maar ...waarom zou het creëren van een ASIC te allen?In veel gevallen, je kan besluiten dat een Speedster FPGA is de betere uitvoering oplossing voor uw specifieke toepassing.<img src="http://i.cmpnet.com/pldesignline/2008/09/ach-03.jpg" border="0" alt=""/>Nu, een probleem dat we gewoonlijk zien wanneer er nieuwe apparaat architecturen achterzijde hun lelijke kop is de noodzaak aan te kopen, te leren en gebruik maken van een vreemde en prachtige suite van nieuwe, eigen, en (vaak) buggy ontwerpinstrumenten.Nou, nogmaals we hebben om onze Petje af voor de jongens en meisjes op Achronix, omdat ze gericht deze zorg ook ...
In feite Achronix is een partnerschap aangegaan met toonaangevende synthese leveranciers om de industrie-standaard tools en methoden verenigbaar met de Speedster familie.Ontwerpers kunnen hefboomwerking hun bestaande Verilog en VHDL ontwerpen.De Achronix CAD omgeving ondersteunt zowel Synopsys (voorheen Synplicity) Synplify Pro en Mentor Graphics' Precision Synthesis tools voor RTL synthese.Daarnaast heeft de Achronix CAD omgeving biedt alle noodzakelijke tools voor fysieke uitvoering, prestaties optimaliseren, timing analyse, simulatie, debuggen, en het apparaat programmeren.
Meer informatie over de Speedster familie
Het eerste lid van de Speedster gezin, de SPD60, ligt op 47.040 Luts, 144 x 18Kbit Blok RAM, 735 Kbits van gedistribueerde RAM, 98 18x18 multiplicatoren, 8 x 5GBps SerDes, 20 x 10.3Gbps SerDes, 4 x DDR2/DDR3 Controllers, 16 PLLs, ...en de lijst gaat maar door.
De Achronix picoPIPE versnelling technologie snelheden op de manier waarop gegevens beweegt via de FPGA weefsel.Bij het ontbreken van een globale klok, de picoPIPE fasen gebruik eenvoudige handdruk protocollen efficiënt controle data-stroom, wat resulteert in aanzienlijk betere prestaties, allemaal langs met behulp van standaard RTL voor ontwerp-entry en het gebruik van bekende FPGA-tools.Door koppeling van deze innovatieve technologie met een 10,3 Gbps serializer / deserializer (SerDes)
ter vergemakkelijking van hoge-doorvoer systeem en geïntegreerde DDR2/DDR3 controllers voor high-speed memory interface, de Speedster gezin biedt de I / O-snelheid om haar uitstaande core prestaties.Het apparaat is vervaardigd in TSMC's high performance G 65 nm CMOS-proces.
De Speedster 10,3 Gbps SerDes ondersteunt tal van high-speed interfaces, zoals PCI-Express (Generaties 1 en 2), Gigabit Ethernet, CEI-6G, 10 Gbps backplane, XAUI, XFI, Serial Rapid IO, en Infiniband.Speedster FPGA's ook DDR2/DDR3 fysieke laag en de ondersteuning van het geheugen controller interface snelheden tot 1066 Mbps.standaard data path interfaces, waaronder PCI / PCI-X, SPI-4.2, SFI-HyperTransport 4.1 en worden ook ondersteund.
Prijs en beschikbaarheid
Gezien het feit dat ze pas officieel aangekondigd zelf, de mensen van Achronix hebben zeker de grond raken lopen, want zij hebben de rechtstreekse verkoop kantoren in de VS, Korea en Japan; bovendien vertellen ze me dat er een wereldwijde verkoop, ondersteuning, en distributiekanaal voor Achronix FPGA's is reeds ingevoerd en opgeleid in alle andere belangrijke markten.
Deel prijsstelling voor de Speedster FPGA gezin varieert van minder dan $ 200 tot $ 2500.Voor meer informatie kunt u contact opnemen met de mensen van Achronix (www.achronix.com) en zeggen: "Max zegt Hi".
Nou, de mensen van Achronix Semiconductor hebben eindelijk uit stealth mode en sprong in het midden van het podium om aan te kondigen dat ze al begonnen met de scheepvaart wereldwijd de snelst FPGA's.
De Speedster familie, met de SPD60 (uitgesproken als "Speedy-60") als haar eerste lid, gebruikt Achronix's gepatenteerde picoPIPE versnelling technologie om snelheden tot 1,5 GHz, wat neerkomt op een drie-voudige toename in prestaties dan de snelste bestaande FPGA's.De mensen van Achronix zeggen dat hun vroegtijdige betrokkenheid klanten hebben al succes met Speedster in toepassingen waarvoor ASIC-achtige prestaties, zoals netwerken, telecommunicatie-, test-en meet-, encryptie-en andere high-performance toepassingen.Deze types van toepassingen zijn ideaal geschikt voor de Speedster familie van FPGA's.
FPGA's die sneller dan ASICs?
Nu houden op uw hoeden, omdat ik over wil zeggen een eng woord ...asynchrone!Daar
heb ik het gezegd en ik
ben niet beschaamd te zijn.Dat klopt; de kern weefsel van de Speedster FPGA is asynchroon, waardoor de opheffing van alle beperkingen in verband met mondiale klok distributies.Het eindresultaat is dat Speedster FPGA's kunnen lopen sneller dan veel Standaard Cell ASICs zoals hieronder
it gezegd hebbende, Speedster FPGA's zijn synchroon op hun I / O-interface, zodat ze lijken te zijn zoals alle andere chip, wat de buitenwereld betreft.Bestaande HDL-code en instrumenten nog veel werk
Nu, je reflexmatige reactie mag zoiets als: "Goede verdriet, ik heb niet de tijd om te leren hoe u asynchrone ontwerpt!"Nou vrees niet, want u hoeft niet.Dit is waar de dingen beginnen te worden heel erg slim.
Hoewel het waar
is dat de onderliggende Speedster stof is asynchroon, het
is ook gebaseerd op de traditionele 4-input look-up tabellen (Luts), RAM-blokken, multiplicatoren, enzovoort.Het verschil is dat er geen registers per se; alle onderdelen van de Speedster weefsel van elkaar zijn gescheiden (of aangesloten / verbonden, afhankelijk van je standpunt) van de self-timed asynchrone micro-pijpleiding fasen,
die bekend staat als picoPIPE technologie .
De echt cool ding is dat je niet hoeft te maatwerk uw HDL-code (Verilog of VHDL) met een Achronix uitvoering in het achterhoofd.Net omwille van een voorbeeld, laten we aannemen dat u werkt op een bestaand ontwerp dat u oorspronkelijk bestemd voor een ASIC implementatie.Laten we een verdere gevaren denk dat dit ontwerp omvat meerdere domeinen klok met een mengsel van gated klokken-en VN-gated klokken.Is dit nu een probleem?Geen zorgen (zoals ze zeggen "onder"), omdat het ontwerp zal wezen gooi de klokken toch.
Even terzijde, betekent dit dat het gebruik van FPGA's te Speedster prototype uw ASIC ontwerp is bijzonder gemakkelijk, want je kunt gebruik maken van dezelfde HDL code voor beide.Maar ...waarom zou het creëren van een ASIC te allen?In veel gevallen, je kan besluiten dat een Speedster FPGA is de betere uitvoering oplossing voor uw specifieke toepassing.<img src="http://i.cmpnet.com/pldesignline/2008/09/ach-03.jpg" border="0" alt=""/>Nu, een probleem dat we gewoonlijk zien wanneer er nieuwe apparaat architecturen achterzijde hun lelijke kop is de noodzaak aan te kopen, te leren en gebruik maken van een vreemde en prachtige suite van nieuwe, eigen, en (vaak) buggy ontwerpinstrumenten.Nou, nogmaals we hebben om onze Petje af voor de jongens en meisjes op Achronix, omdat ze gericht deze zorg ook ...
In feite Achronix is een partnerschap aangegaan met toonaangevende synthese leveranciers om de industrie-standaard tools en methoden verenigbaar met de Speedster familie.Ontwerpers kunnen hefboomwerking hun bestaande Verilog en VHDL ontwerpen.De Achronix CAD omgeving ondersteunt zowel Synopsys (voorheen Synplicity) Synplify Pro en Mentor Graphics' Precision Synthesis tools voor RTL synthese.Daarnaast heeft de Achronix CAD omgeving biedt alle noodzakelijke tools voor fysieke uitvoering, prestaties optimaliseren, timing analyse, simulatie, debuggen, en het apparaat programmeren.
Meer informatie over de Speedster familie
Het eerste lid van de Speedster gezin, de SPD60, ligt op 47.040 Luts, 144 x 18Kbit Blok RAM, 735 Kbits van gedistribueerde RAM, 98 18x18 multiplicatoren, 8 x 5GBps SerDes, 20 x 10.3Gbps SerDes, 4 x DDR2/DDR3 Controllers, 16 PLLs, ...en de lijst gaat maar door.
De Achronix picoPIPE versnelling technologie snelheden op de manier waarop gegevens beweegt via de FPGA weefsel.Bij het ontbreken van een globale klok, de picoPIPE fasen gebruik eenvoudige handdruk protocollen efficiënt controle data-stroom, wat resulteert in aanzienlijk betere prestaties, allemaal langs met behulp van standaard RTL voor ontwerp-entry en het gebruik van bekende FPGA-tools.Door koppeling van deze innovatieve technologie met een 10,3 Gbps serializer / deserializer (SerDes)
ter vergemakkelijking van hoge-doorvoer systeem en geïntegreerde DDR2/DDR3 controllers voor high-speed memory interface, de Speedster gezin biedt de I / O-snelheid om haar uitstaande core prestaties.Het apparaat is vervaardigd in TSMC's high performance G 65 nm CMOS-proces.
De Speedster 10,3 Gbps SerDes ondersteunt tal van high-speed interfaces, zoals PCI-Express (Generaties 1 en 2), Gigabit Ethernet, CEI-6G, 10 Gbps backplane, XAUI, XFI, Serial Rapid IO, en Infiniband.Speedster FPGA's ook DDR2/DDR3 fysieke laag en de ondersteuning van het geheugen controller interface snelheden tot 1066 Mbps.standaard data path interfaces, waaronder PCI / PCI-X, SPI-4.2, SFI-HyperTransport 4.1 en worden ook ondersteund.
Prijs en beschikbaarheid
Gezien het feit dat ze pas officieel aangekondigd zelf, de mensen van Achronix hebben zeker de grond raken lopen, want zij hebben de rechtstreekse verkoop kantoren in de VS, Korea en Japan; bovendien vertellen ze me dat er een wereldwijde verkoop, ondersteuning, en distributiekanaal voor Achronix FPGA's is reeds ingevoerd en opgeleid in alle andere belangrijke markten.
Deel prijsstelling voor de Speedster FPGA gezin varieert van minder dan $ 200 tot $ 2500.Voor meer informatie kunt u contact opnemen met de mensen van Achronix (www.achronix.com) en zeggen: "Max zegt Hi".