MOS uitgangsimpedantie simulatie

[waosai]

Hallo allemaal, Ik heb een vraag over uitgangsimpedantie simulatie. Er zijn in principe twee manieren om sim uitgangsimpedantie van MOS-transistor of OP. De eerste is: gebruik een DC spanning / stroom die is aangesloten op het testpunt, stelt u de AC spanning / stroom tot 1V of 1A. Doe dan ac simulatie om de relatie van V / I. controleren Dit wordt vaak gebruikt in analoog ontwerp. De tweede is te doen SP-analyse en vind de ZM-of ZP parameter. Deze methode wordt gebruikt in ususally RF design. Dus mijn vraag is wat is het verschil tussen deze twee methoden? Kan ik SP-analyse gebruiken om sim uitgangsimpedantie van een MOS-transistor? Onlangs heb ik doe dit simulatie en krijg een zeer grote uitgangsimpedantie (~ 40 GOhm). Ik denk niet dat het een redelijke impedantie voor een gemeenschappelijk MOS transistor of cascode transistor of zelfs versterkt cascode. Kan iemand me helpen over dit onderwerp? Thanks a lot!

 

[jimito13]

Beide methoden zijn gelijk. In beide gevallen aarding van de AC ingangssignaal en zorgt u ervoor dat de bias punt van uw circuit is overal correct is, dus je hoeft niet aan de input bias spanning. Persoonlijk heb ik liever de S-parameter analyse en i de ZM plot voor de impedantie. Zorg ervoor dat u goed instellen van de poort op uw uitgang (poort nummer, gelijkspanning). Hoop dat ik je geholpen, als je meer vragen terug te komen en het mij vraagt.