MOS & MOM combinatie lay-out

F

fixrouter4400

Guest
Hello People!

Ik zou willen vragen of het mogelijk is om te combineren in de lay-out onder een cel van de metaal op metaal (MOM) Capacitor en MOS condensator?Omdat ik zou willen hebben in mijn lay-out een hogere dichtheid condensator met minder ruimte.

Als het is ... is er een manier om een gate oxide condensator onder een MOM condensator te krijgen?

Alle hulp zou zeer worden gewaardeerd!

Sante

 
Goed idee.
En ik geloof - het perfect zal functioneren op silicium ook.
Nu, na te denken over LVS gereedschap - heeft die het mogelijk maken om twee verschillende vormen apparaat erkenning hebben elkaar overlappen en zelfs andere probleem voor de vorming van het apparaat als terminale vorm van verschillende apparaten overlappen elkaar - hoewel zij zouden behoren tot verschillende net - ik denk dat het zal u waarschuwen / fout met illegale apparaten.

 
hi sat - voor zover ik weet of ik ga om het in silicium werkelijkheid zal er geen probleem .... als MOM alleen bestaan uit metalen van laag naar hoog metalen ... dan is de MOS alleen samenstellen van het actieve oppervlak en gate oxide ...

LVS zal geen probleem Ik denk dat het net als het zetten van uw MOS onder het bos van metalen strepen ..

Ik hoop dat je me kon geven meer ideeën ... en misschien kunnen we werken aan deze te zetten in de werkelijkheid ...

sante

 
Hoi
Ik legde een chip een paar maanden terug met metaal over een MOS-cap met behulp van metalen 2/3/4 en het werkte prima.We hadden niet alle apparaten om ze te herkennen voor lvs maar als de capacitances waar dezelfde zij niet een probleem veroorzaken.
Als ik wat tijd Ik neem een foto van.
KHello People!Ik zou willen vragen of het mogelijk is om te combineren in de lay-out onder een cel van de metaal op metaal (MOM) Capacitor en MOS condensator?Omdat ik zou willen hebben in mijn lay-out een hogere dichtheid condensator met minder ruimte.

Als het is ... is er een manier om een gate oxide condensator onder een MOM condensator te krijgen?

Alle hulp zou zeer worden gewaardeerd!

Sante

 
hi k_90 - dank voor uw input.Het zou mooi zijn als u enkele pix kunnen nemen en hier post it.

Nogmaals bedankt voor de input.

sante

 
Net voor het begrijpen en duidelijkheid - over wat we willen bereiken - wij proberen een ontkoppeling pet die ons meer capaciteit per oppervlakte-eenheid kloppend te maken?

Corrigeer me - als ik het mis heb - ik schreef decap - de reden is dat ik denk MOSCAPs zijn altijd ontkoppeling cap - op basis van PMOSCAP of NMOSCAP het moet een been [kortgesloten S / D] gebonden aan hetzij VDD en GND.De capaciteit varieert als de Gate-Voltage varieert - biedt minimale waarde cap kanaal inversie.

Wat we verliezen in deze fusie - is zijn pure bi-directionele karakter van de oorspronkelijke MOM - en verliezen we ook [bijna] spanning onafhankelijkheid [natuurlijk bij toepassing plaat-voltage verschil is veel minder dan diëlektrische verdeling spanning].Als wij proberen te grote pet bereiken - zullen we ze toevoegen parallel - waar is een voltage-afhankelijke karakter.
MOSCAPs zijn lekkende op sub-golflengte nodes [poort lekstroom] - niet goed voor low-power toepassing.

We gonna verliezen sommige kenmerken - niet wij?

 
We hebben ook voor te bereiden om dit te doen deze days.AFAIK, zal de DRC regel niet worden gehaald.Natuurlijk zal het OK bij het testen van de chip. Maar de betrouwbaarheid zou een probleem in de toekomst.

 
Jongens, als ik mij goed herinner, is er een Philips (nu NXP) patent op deze structuur.Dit is de reden waarom de MOS-MOM condensator wordt niet aangeboden door een gieterij als een standaard component.

 
JoannesPaulus wrote:

Jongens, als ik mij goed herinner, is er een Philips (nu NXP) patent op deze structuur.
Dit is de reden waarom de MOS-MOM condensator wordt niet aangeboden door een gieterij als een standaard component.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top