Monitering of de toegang tot een intern signaal op topniveau

[Mirzaaur]

Hi all,

Gelieve mij adviseren over mijn probleem: --

Ik ben simuleren top level (VHDL), moet een intern signaal van component moniter.In mijn testbank Ik wil het testsignaal gebaseerd op de waarde van dat signaal wat moet ik doen genereren?

Ik gebruik Aldec 7.

Een manier is het toewijzen van een (test) poort om dat signaal en vervolgens moniter die haven, maar dat leiden tot een chaos in het ontwerp.

Thanks in advance,

Mirza

 

[aji_vlsi]

Mirzaaur wrote:

Hi all,Gelieve mij adviseren over mijn probleem: --Ik ben simuleren top level (VHDL), moet een intern signaal van component moniter.
In mijn testbank Ik wil het testsignaal gebaseerd op de waarde van dat signaal wat moet ik doen genereren?Ik gebruik Aldec 7.Een manier is het toewijzen van een (test) poort om dat signaal en vervolgens moniter die haven, maar dat leiden tot een chaos in het ontwerp.Thanks in advance,Mirza