modelSIM vraag over VHDL op schema

[TekUT]

Ik wil weten of er een manier om een gelijkwaardig niveau poort schema van een VHDL binnenkomst show.Dit is slechts tot op zekere VHDL pratics te maken door vanaf nul schema poort, dan traslate in VHDL, compileren, simuleren en als er deze mogelijkheid ook te kijken naar de poort niveau en te vergelijken met het origineel een ...

Tnx
Powermos

 

[karikalan_t79]

gate niveau, als je doelstelling voor FPGA, kunt u de technologie kaart van de RTL mening anders als je ziet voor ASIC, dan doel Technologie in het bijzonder synthese tool