MODELLEERPASTA VCDL GEBRUIK TANNER-REG

[blowfish]

Hoi,

Heeft iemand gesimuleerde spanning gecontroleerde vertraging lijn met TANNER.I heb een probleem met de VCDL, kan iemand zenden mij een algemeen schema van de arbeidstijd VCDL circuit samen met de operationele frequentie bereik van de VCDL.

Alle hulp wordt gewaardeerd!

 

[blowfish]

Hoi,
, which is the one input reference clock period delay need to be produced ,which can be controlled by voltage and hence the name "voltage controlled delay line".

Ik heb hierbij de analoge vertraging cel afbeelding, die ik had geprobeerd te simuleren in HSPICE maar er is geen vertraging geproduceerd met uitzondering van het verval in het uitgangssignaal voltage.Is er een oplossing of andere ontwerpen die goed werkt en produceert een bepaalde gespecificeerde bedrag dat wordt een T ref,
die het een ingang referentie klok periode van vertraging moeten worden opgesteld, die kan worden gecontroleerd door de spanning en vandaar de naam "spanning gecontroleerde vertraging lijn".

Alle hulp wordt gewaardeerd!
<img src="http://images.elektroda.net/27_1174569819.jpg" border="0" alt="MODELLING VCDL USING TANNER -REG" title="MODELLING VCDL GEBRUIK TANNER-REG"/>

 

[blowfish]

Hoi,

Ik gesimuleerde de analoge vertraging cel afbeelding weergegeven in de bovenstaande post en ik ben verbonden zijn output die ik heb.

De gele signaal wordt het uitgangssignaal en de rode signaal is de input.

Hulp dringend nodig!!
<img src="http://images.elektroda.net/42_1174643627_thumb.jpg" border="0" alt="MODELLING VCDL USING TANNER -REG" title="MODELLING VCDL GEBRUIK TANNER-REG"/>

 

[nschutten]

De cel die u simuleren is een standaard omvormer cel met variabele condensator op de uitgang.Deze variabele condensator zal de output karakteristieke beïnvloeden door langzaam uit blokgolf meer driehoekige golfvorm (als de apparaten correct zijn gesorteerd).Wanneer deze wordt gevoed aan een volgende fase, dan is de trigger punten zullen enigszins verschoven, wat effectief zou de vertraging effect.