MicroBlaze probleem na het toevoegen van IP

[Rob B]

Dit klinkt misschien bekend als u een van mijn vorige berichten heb gelezen maar ik heb niet lang om dit werkend te krijgen en ik heb niet gewerkt met deze voor zeer lang.
Microblaze build that uses FSLs to communicate with external hardware through a custom module.

Ik heb een werkende
MicroBlaze bouwen die FSLs gebruikt om te communiceren met externe hardware via een aangepaste module.Het ontwerp werkt zoals ik verwacht, maar toevoeging van een ander IP-problemen veroorzaakt.

Eerst dacht ik dat het toevoegen van meer FSLs een probleem was het creëren, maar het lijkt erop dat het toevoegen van een IP heeft hetzelfde effect.

Ik schreef een kleine klok divider module getest en voerde het in een werkende MB project.Deze module vereist geen software en geen interactie van de CPU.Het is alleen verbonden met het interne systeem via de sys_clk_s en een externe pin.

De divider werkt zoals ik het zie op mijn "werkingssfeer nu, maar ik kan niet debuggen wanneer deze module aanwezig is (het lijkt de CPU zit vast of opgehangen).De Bootloop is gemarkeerd voor BRAM initialisatie en ik zetten de belangrijkste programma in het RAM op 0x44000000, heb ik de aanbevolen hoeveelheid RAM-controller wijzigingen aan dit te laten werken in de eerste plaats te krijgen (hoewel ik niet weet of dit dezelfde emissie) .

Het werkt -> voeg ik de klok verdeler -> Het werkt niet, zou het fundamentele probleem stroom

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triest" border="0" />

.

Iemand moet hebben ervaren dit eerder?Misschien iets te maken met de DDR RAM?

EDK 9.1.02i
Spartan 3E500 Starter kit

Many thanks,

Rob

 

[nxtech]

Ik kan alleen maar bieden de volgende: neem contact op lokale Xilinx FAE als dit een werk gerelateerd project en zo niet dan een webcase start op de Xilinx website.

E

 

[Rob B]

Ik heb gevraagd op hun fora ook.

Het project dat betrekking heeft op dit moment, maar het is ook waarschijnlijk dat ik zal samenwerken met FPGA's in de nabije toekomst, het bedrijf waar ik zal werken op heeft ook problemen met Xilinx tools.

Ik kan niet bedenken waarom het toevoegen van een dergelijke eenvoudige perifere invloed op het systeem als dit.Ik probeer nog een paar bouwt met behulp van verschillende geheugen opties (MCH OPB en Flash).Ik blijf denken dat het geheugen gerelateerd maar zoals de meeste problemen die ik heb gehad met dit het is het laatste wat ik vermoed.

 

[nxtech]

Gebruikt u de aanbevolen apparaat met dat bijzondere stuk van IP?Heeft u veranderde een van de contraints die worden of kunnen zijn opgegeven voor de IP?Heb je net instantievorming het of heeft u probeert een floorplaning en dergelijke doen?

E

 

[Rob B]

Voor zover ik weet (nog!) Ik heb het probleem opgelost

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />

.

Het leek enigszins grillige gedrag met de UC, vooral na het toevoegen van slechts een fundamenteel deel aan het bouwen.Ik kan nog steeds niet verklaren waarom het gebeurt.

Ik groef in het voor een tijdje en vond dat zowel de v1.00.c en v1.00.b mch_opb_ddr controllers niet lijken te mooi werk met de Micron MT46V32M16-6T geheugen deel op mijn RevD Starter Kit.De herziening "a"-controller lijkt te zijn OK maar ik heb niet geprobeerd zonder de faseverschuiving en extra beperkingen, zou ik gewoon om te zien wat er gebeurt.

Ik weet niet of dat is de algemene kennis of niet en ik kan zo zijn achterstand met iedereen, maar ik pas begon met MicroBlaze laatste tijd.

Hopelijk zal stabiel blijven wanneer ik voeg de FFT-core vandaag!

Een beetje achtergrond, is het IP-geschreven door mij en het was slechts een klok verdeler voor een extern apparaat.De bouw was een MicroBlaze met mijn aangepaste FSL perifere (ADC lezer, 1-diep FIFOs) en dat werkte, maar zodra de nieuwe verdeler bit is de debugger is toegevoegd opknoping of het geheugen test niet.

Ik bouwde de hele zaak met twee FSLs, een voor de ADC en een voor de FFT-core en het werkt nog steeds.Hopelijk zal dit blijven doen terwijl ik een aantal grote arrays in te vullen SDRAM

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />

.