met betrekking tot

[pavankumarmnnit]

lees netlist banyan.vhd

BUILD> lees netlist banyan.spf

BUILD>
BUILD> run build_model waringin

BUILD> run drc banyan.spf

BUILD> drc

BUILD> drc
Ik ben niet in staat om naar de DRC-modus en i dont know wheter instrument goed werkt of niet ...................Ik stuur momentopname van de hulpprogramma als het draait Ik maakte hem open met behulp van het pad tmaxgui na sourcing. cshrc van Synopsys ................

verwachten antwoord .,...................................
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 

[santhosh007]

het lijkt erop dat u niet uw lib en pin beperkingen lezing ga zo maar door ..Hier is de typische tmax dofile ..proberen met deze en laat het me weten

lees netlist netlists / netlist.v-formaat verilog
lees netlist lib / lib.v

verslag modules-undefined
lopen build_model <TOPLEVEL MODULE NAME>
/ / Pin constriants
voeg pi dwang 1 scanmode
/ / Klokken en reset
voeg klokken 0 scanclk0-shift-timing 100 50 80 40
/ / Scan keten details
voeg scan keten chain0 scanin_0 scanout_0
voeg scan maakt 1 scanen
lopen DRC
ATPG run-auto
verslag ketens scan
schrijven ...

 

[pavankumarmnnit]

Hello friend, ik heb uw antwoord.Ik heb geprobeerd commando wat u hebt verzonden, maar geen verandering
in antwoord ............

Mijn probleem is dat ik een RTL-ontwerp (gedrags) in "VHDL" van de Banyan-schakelaar.De
architectuur moet cellen scannen om zo zijn dat de naden het circuit wordt DFT circuit ..

Dus heb ik gedaan met behulp dc (DFT compiler) en ik heb gegenereerd STIL protocol file die nodig is door tmax.Ik heb dit gedaan met behulp van commando's die in een droge laagdikte van handleiding.
Ik stuur hele werk tot nu gedaan.Ik moet naar test-vectoren voor ingevoegd met behulp van scan-keten tmax ATPG tool.

Met betrekking tot de door de bibliotheek model dat we gebruiken class.db door Synopsys in DC (voor de student edition) en vervolgens in de tmax wat ik zou moeten gebruiken ......

Elke weg te gaan door middel van hele ontwerp en vertel me de fouten ..............

antwoord verwacht,
dank u. ........
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 

[santhosh007]

Het eerste ding is ..voor de Tmax patroon generatie STIL bestand is niet nodig ..zal het gebruik van het genereren zelf.

Ten aanzien van de bibliotheek, moet je het lezen van de verilog std cellen die overeenkomt met de class.db.U kunt ze vinden in hetzelfde pad onder verilog richt.

u ervoor zorgen dat je nodig hebt om de gesynthetiseerde netlist (output van DC) met de scan ketens omgezet in tmax niet RTL te lezen.

laat het me weten.