Maximum Klok frequentie van Seq circuit

[asicganesh]

1) Zijn de enige manieren om de maximale klokfrequentie van een sequentiële schakeling?
Is het alleen door de invoering van Clock Skew

2) Wat moet men doen als post-synthese van de maximale frequentie verwacht niet is voldaan?
Moeten we vinden langzaamste paden en probeert te optimaliseren ze ..in dat geval wat alle optimalisatie?

 

[useless_skew]

1) Om de maximale klokfrequentie,
we kunnen een vermindering van de data path vertraging of verhoging van de klok scheef,
verbetering van de plaatsing en routering, zodat de netto-vertraging is minder,
gebruik van lage-VT cellen voor het kritieke pad.
verhuizen naar een andere technologie als je bent vrij om de technologie.(Ex: 90nm tot 45 nm),

2) Controleer of de schending is reëel.
Identificeer de zwakke cellen en proberen te doen optimalisaties als buffer invoegen, cel lijmen, logica optimalisatie, pin ruilt, klonen.