matching

[safwatonline]

hallo,
Hallo ik ben newbie in lay-out en heb ik enkele vragen:
1 - Kan ik spiegel stroom door (W / L = 2.8u/1.4u) naar een (W / L = 4.2/1.4) zoals ze zijn 3 / 2, dat wil zeggen niet-integer verhoudingen goed, matching is een vereiste hier.>>> Kan iemand wijzen op een gemeenschappelijke zwaartepunt uitlijning
2 - Is er iets ergs in het gebruik van fingure van W <L?zowel in de lay-out "matching" en in de exploitatie "fysieke".
3 - Hoe kan ik een grote wedstrijd # transistors, net als 32 van het gemeenschappelijk zwaartepunt, kan ik elke wedstrijd twee samen dan elke groep van twee .... etc.
thnx

 

[elbadry]

-Voor een betere matching, moet u beschikken over een breedte-eenheid vinger.Zolang je dat doet, is er geen probleem met niet-integer ratio's (maar # van de vingers te worden integer natuurlijk)

Het is beter om zelfs aantal vingers voor eenvoudiger interdigitation.

- Ik denk dat er geen probleem is met W <L.

- Heeft u betekenen dat u op dit moment 32 spiegels bijvoorbeeld?of je 32 vingers, aan te passen (van twee transistoren)?

 

[safwatonline]

echt thnx 4 de hulp, over de no.van de vingers kan ik doen, bijvoorbeeld de eerder genoemde twee MOS (W / L = 2.8u/1.4u) naar een (W / L = 4.2/1.4) als:
(W / L = 2.8u/1.4u) = 2 multiplicatoren elk van de twee 0,7 vingers,, Laat ieder muliplier is A
(W / L = 4.2/1.4) = 2 multiplicatoren elk van de drie 0,7 vingers, liet elke multiplier is B

dan
AB
BA

zal die ook werken als i dont wanna multipliers breken MOS en ik rathur gebruik aan te passen, btw als ik het genereren van de PCELL dan faltten dan zal het waarschijnlijk nog steeds gemodelleerd en zou het werk in LVS,over mijn laatste vraag die ik bedoel een 32 MOS elke bestaat uit multipliers "elke multiplier kan zijn vingers".
thnx weer
groet,
a.safwat

 

[elbadry]

Voor de 2.8 en 4.2, kan je het interdigitataed als:

BBAAB | BAABB

Ik denk dat dit patroon | heeft een gemeenschappelijk zwaartepunt (aangegeven door de)

Voor de 32 spiegels, ik denk dat je nodig hebt om de diode plaats midden in de aangesloten.Probeer dan maar eens naar spiegels maken dit apparaat uw gemeenschappelijke zwaartepunt voor de rest van de

Als u een plat PCELL, is er geen probleem met LVS denk ik.Waarom zou je nodig hebt om het toch plat?

 

[safwatonline]

thnx weer,,,
Ik zat te denken dat ik plat op de matching te maken door de vingers niet door multipliers "Klopt dat, of kan ik match door de vingers, zonder af te vlakken".
btw is de configuratie die ik voorgesteld ok of niet?"Als ik probeer te mogelijk te maken de lay-out zo haaks.

 

[elbadry]

Ik denk niet dat je moet plat voor het matchen.Om twee interdigitated transistors, plaatst u gewoon een grote transistor met # vingers = som van het aantal vingers en sluit ze als je wilt.

Ik denk dat dat formulier te maken van een gemeenschappelijk zwaartepunt van de:

AB
BA

A en B moet even groot (ik ben niet helemaal zeker, echter)

 

[ramy_maia]

elbadry schreef:AB

BA

A en B moet even groot (ik ben niet helemaal zeker, echter)

 

[eng_islam]

elbadry schreef:

Ik denk niet dat je moet plat voor het matchen.
Om twee interdigitated transistors, plaatst u gewoon een grote transistor met # vingers = som van het aantal vingers en sluit ze als je wilt.

 

[elbadry]

U kunt een transistor niet gereed zodanig in schematische natuurlijk.Het mag niet anders zijn dan alleen maar in de prestaties van de instelling # = n vingers in de simulator.

Natuurlijk is de parasieten zal anders zijn, maar dit kan enkel bekomen worden na opmaak RCX.

Het spijt me Ik ben niet bekend met de Lay-out XL.Maar als je dit handmatig plaats, passeert u LVS zonder problemen ISA.Toegevoegd na 20 minuten:ramy_maia schreef:elbadry schreef:AB

BA

A en B moet even groot (ik ben niet helemaal zeker, echter)