MAC IP Core Design

[tavidu]

Nu ben ik het ontwerpen van Mac (100M/1000M/TBI)
Maar ik voldoen aan een probleem.
Toen TBI mode, RX deirection, zijn twee klokken die door PHY chip:
RX_CLK_TBI0 en RX_CLK_TBI1, zijn ze beide 62.5MHz.
Na verwerking TBI, zijn RXD, RX_DV, RX_ER transmited naar de MAC CORE,
maar hoe het genereren van 125MHz naar RXD synchroniseren voor MAC CORE?

 

[dolby.yang]

Ik denk dat je een externe CLK bron.

 

[visualart]

U kunt flip met de stijgende en dalende flank van de 62.5MHz klok.Het is fittable de 125MHz.

 

[ashgun]

Wanneer u TBI-modus gebruikt in 1Gbps-modus, de PHY biedt 2 klokken van 62,5 Mhz, maar als u werkt in 125 Mhz klok op je Mac kant heb je die klok gebruiken om de gegevens voor MAC Core synchroniseren

 

[tutu_xie]

Mijn inzicht is:
Alle 100/1000M Mac behoefte aan een externe 125M clk bron aan interne PLL voeden, weet je wanneer in 1GE modus, MAC moet ook sturen naar deze clk PHY