K
khorlipmin
Guest
Ik gebruik AMS HIT-KIT, Ik weet niet zeker of dit probleem is design kit specifiek.Ik gedefinieerd meerdere gate transistoren in schema en lay-out (strepen).dus als je acht het in het netlist, een 4-poort NMOS zal hebben m = 4.0 gekoppeld.
Maar ik verzuimd om deze informatie te extract door de lay-out.Het is altijd gewonnen in vier transistors die alle m = 1,0 waardoor mijn LVS te mislukken.
De enige oplossing tot nu toe is de uitgepakte netlist veranderen = 4.0 en de LVS m zal passeren.
Dit is frustrerend voor grote circuit.Enig idee wat heb ik verkeerd gedaan heb?thanks very much.
Maar ik verzuimd om deze informatie te extract door de lay-out.Het is altijd gewonnen in vier transistors die alle m = 1,0 waardoor mijn LVS te mislukken.
De enige oplossing tot nu toe is de uitgepakte netlist veranderen = 4.0 en de LVS m zal passeren.
Dit is frustrerend voor grote circuit.Enig idee wat heb ik verkeerd gedaan heb?thanks very much.