J
Jing
Guest
Ik ontwierp een low pass filter.Het heeft een bias PBO's aan de top, een PBO's input differentiële pair en een NMOs huidige spiegel als actieve belasting.Vervolgens sluit u de uitgang aan de negatieve invulformulier een eenheid negatieve feedback.Eindelijk een condensator is aangesloten op de uitgang.Simulatie resultaten tonen aan dat de output DC gemiddelde 10mV verschil met ingang dc gemiddelde.
Ik ontwierp een NMOs input differentiële paar versie van low pass filter, simulatie resultaten blijkt dat de DC-offset is bijna 0V, maar de meausurement resultaten blijkt dat de dc offset is minstens 10mV.Dus betekent dit dat de transistor modellen in de simulaties is ideaal.
Dan wat verward mij is de reden waarom de PBO's differentieel paar versie van het filter heeft 10mV dc offset in de simulaties.Als ik niet aansluiten van de condensator, het wordt een spanning volgeling.De output van deze spanning volgeling heeft slechts 2mV dc offset ten opzichte van het ingangssignaal.Maar toen ik de condensator, de dc gecompenseerd worden 10mV.Ik weet niet waarom?Mijn ontwerp van de PBO's differentieel paar versie van het filter heeft problemen?schakeldiagram is bijgevoegd.
In feite is wat ik wil is om de dc gemiddelde spanning van het ingangssignaal.
Voor de PBO's input pair versie, de DC operationele punt op de output node toont alleen 2mV verschil met de input gelijkspanning.
maar de transcient antwoord geeft 10mV verschil tussen de output gelijkspanning en de inbreng gelijkspanning.
Voor de ingang NMOs pair versie, de DC simulatie geeft de soortgelijke dc exploitatie punt als de transcient antwoord.
Dus wat is het probleem van de PBO's input pair-versie?
is het mijn ontwerp probleem?
of de cadans probleem?
of het model bestand problemen?Iedereen kan mij een aantal suggesties?hartelijk dank.
Laatst gewijzigd door Jing op 12 juli 2009 13:34, edited 6 keer in totaal
Ik ontwierp een NMOs input differentiële paar versie van low pass filter, simulatie resultaten blijkt dat de DC-offset is bijna 0V, maar de meausurement resultaten blijkt dat de dc offset is minstens 10mV.Dus betekent dit dat de transistor modellen in de simulaties is ideaal.
Dan wat verward mij is de reden waarom de PBO's differentieel paar versie van het filter heeft 10mV dc offset in de simulaties.Als ik niet aansluiten van de condensator, het wordt een spanning volgeling.De output van deze spanning volgeling heeft slechts 2mV dc offset ten opzichte van het ingangssignaal.Maar toen ik de condensator, de dc gecompenseerd worden 10mV.Ik weet niet waarom?Mijn ontwerp van de PBO's differentieel paar versie van het filter heeft problemen?schakeldiagram is bijgevoegd.
In feite is wat ik wil is om de dc gemiddelde spanning van het ingangssignaal.
Voor de PBO's input pair versie, de DC operationele punt op de output node toont alleen 2mV verschil met de input gelijkspanning.
maar de transcient antwoord geeft 10mV verschil tussen de output gelijkspanning en de inbreng gelijkspanning.
Voor de ingang NMOs pair versie, de DC simulatie geeft de soortgelijke dc exploitatie punt als de transcient antwoord.
Dus wat is het probleem van de PBO's input pair-versie?
is het mijn ontwerp probleem?
of de cadans probleem?
of het model bestand problemen?Iedereen kan mij een aantal suggesties?hartelijk dank.
Laatst gewijzigd door Jing op 12 juli 2009 13:34, edited 6 keer in totaal