Logic implementatie van een digitaal filter

[dengreyes]

niet iedereen kan laten zien wat basiskennis circuits dat de uitvoering van een digitaal filter.of kan raden waar je digitale filter schakelingen uitgevoerd in gate niveau.
Bijvoorbeeld: wat circuit vertegenwoordigen de vertraging (z ^ -1) blok in een blok FIR; is het reprsented door een flip-flop ... enz. ..

 

[brmadhukar]

Hoi,
Z ^ -1 is een vertraging en als zodanig zegt niets over het formaat van de gegevens.Als de gegevens is een enkel bit (triviale geval) is dit een flip-flop, anders is het een register staat accomodating de gegevens moeten worden gefilterd.Op elke klokcyclus u verplaatsen naar de volgende register.

Hope this helps,
Madhukar

 

[JETSET]

Douwnload an073 van www. @ Ltera.com [/ url]

 

[dengreyes]

Kunt u raden boeken blijkt dat circuit design voor fir filters?Ik wil zien varianten van logica uitvoering van fir filters.Bedankt anyway.

 

[Ramesh]

Voor de uitvoering van FIR filters in VHDL
Zie hier
http://www.doulos.com/knowhow/vhdl_models/finite_impulse_response_fir_filter/

 

[eternal_nan]

Kijk het boek "Digitale signaalverwerking met FPGA's" door Meyer-Baese

 

[vertraging]

Een eenvoudige digitale filter hardware zou wat uw filter cascade diagram is.Dat zou bestaan uit vertragingen die zal worden uitgevoerd als een enkele bit registers of dflops, toevoegingen en multiplicatoren.Uw eerste en laatste blokken zou anders zijn, omdat van de input en output maar tussentijdse blokken vormen een fundamenteel computational circuit dat wordt geïnstantieert veel tijd en het zal hetzelfde aantal ingangen en uitgangen voor elke fase van de bestelling.