LMX2326 niet vergrendelen

C

chaturvedi_san

Guest
Hoi ik heb hulp nodig.Ik ben het ontwerpen van een PLL op 1680 MHz met behulp LMX2326 met een cutom VCO (1650-1700 MHz atuning bereik van 0 tot 5 volt).Ik gebruik een derde orde passieve Loop filter ontworpen voor intern webbench (C1: 47pF, R2: 68KΩ, C2: 330pF, R3: 82KΩ, C3: 39pF).De verwijzing oscilator is het genereren van een piek tot piek signaal van ~ 3,8-4.2Volts.Nog steeds de PLL doesnot lock.De o / p van de loop-filter altijd blijft op 0V.Ik heb geprobeerd zowel de programmering van de LMX2326 met een microcontroller ATtiny evenals Nationale's codeloader software, maar met hetzelfde resultaat (geen lock!).Gelieve gids
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 
1-heb je de juiste lading pomp polariteit is geprogrammeerd in het IC?U kunt het zo dat Kv is positief of negatief, als compensatie voor Tuning polariteit veranderingen in de VCO

2-gebruik van de Nationale Codeloader programma, kan u de Fo / LD pin to output de scheidingslijn uitgangen?Op die manier kunt u zien dat uw Referentienummer en RF paden werken

3-Welke referentie frequentie gebruikt u?

4-Wat PCB heeft u gebruikt?Als u het zelf gebouwd, weet je zeker dat de lay-out is correct?Hoe zit het solderen het gedeelte beneden?

5-Hoe bent u leveren spanning op het circuit?

Dave
www.keystoneradio.com

 
1.Ik ben met ve polariteit te programmeren van de chip als de VCO behoeften ve tuning spanning (0V tot 5 V) voor het tunen.Ik hoop dat dit juist is?(Zoals een proef Ik heb geprobeerd dit te veranderen heb ook maar zou worden verwacht,
kon ze niet helpen)
2.Ik
zal proberen om dit te doen vandaag.dank voor deze suggestie
3.Reference frequentie is 10MHz (afgekapt sinewave, piek tot piek spanning ~ 4V), die worden gegenereerd uit een XO.
4.Ik heb dit PCB ontworpen door een professionele PCB ontwerper en hoop dat het laidout corretly.Ik heb verschillende afdelingen gecontroleerd en hebben geen enkel van deze fout.De onderdelen zijn ook gesoldeerd correct.
5.De levering aan de route is via een precisie-voeding (Agilent E3620A).Ik heb gecontroleerd bij de VCC pinnen van alle componenten en vond dat de spanningen bereiken correct ( 4,7 V)
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 
-Heb je ooit gecontroleerd de vervoerder op SA zodat de PLL "echt" probeert te trekken van de frequentie van de VCO op de geprogrammeerde waarde?
-Neem gratis pomp pulsen op de uitgang van de PLL IC alvorens lus filter .. U
zult waarschijnlijk zeer kleine recht cycledthin pulsen ..
Input-niveau dat fedbacked uit VCO kan worden te veel of te weinig voor de PLL
....
theremight worden vele redenen dat kunt dit probleem ..

 
BigBoss schreef:

-Heb je ooit gecontroleerd de vervoerder op SA zodat de PLL "echt" probeert te trekken van de frequentie van de VCO op de geprogrammeerde waarde?

-Neem gratis pomp pulsen op de uitgang van de PLL IC alvorens lus filter .. U zult waarschijnlijk zeer kleine recht cycledthin pulsen ..

Input-niveau dat fedbacked uit VCO kan worden te veel of te weinig voor de PLL

....

theremight worden vele redenen dat kunt dit probleem ..
 
Heeft u een beetje omkering tijdens het laden van het register.Kies een frequentie die niet onder nul controle spanning.je nodig hebt om te controleren op met de spanning ten laste pomp

 
Vandaag tijdens het werken met mijn 2326 gebaseerd PLL Ik merkte twee stoorsignalen pieken 10MHz weg van de VCO oscillatiefrequentie (overeenkomend met vt = 0volts) aan weerszijden van de belangrijkste vervoerder.Ik denk dat de referentie-signaal (10MHz) is het moduleren van het VCO signaal en produceren van deze sidebands.Is dit normaal of moet worden vermeden.

Het andere ding dat ik zag was dat de referentie-signaal was schijnbaar vervormd (vierkante golf met veel overschrijding)

Kunnen deze worden de redenen voor de PLL krijg niet vergrendeld.

Ik krijg niet alle nuttige signaal op de FO / LD pin toen ik probeerde te prgram naar outout de waarde van R verdelen of N teller.Waarom?

 
is het normaal
Zet lage waarde condensator op het minimaliseren van de overschrijding.
vinden met behulp van de manieren debug instructies zoals je kunt de output van R doseertoestel output en andere stuff like that

 
, then you should expect some sidebands at /- 10 MHz from the VCO carrier.

Als u een 10 MHz verwezen bij de fase-detector,
dan moet u verwachten sommige sidebands op / - 10 MHz van het VCO vervoerder.Dit komt omdat er een kleine puls komende outof de fase detector op een 10 MHz-tarief, en een klein deel van die krijgt bij de VCO melodie lijn.U kunt proberen om lowpass of inkeping te filteren, maar moet wel oppassen om niet verliest elke fase marge in de controle-lus.

Als je de referentie klok op ongeveer lagere frequentie voor hem treffers de fase detector, dan zou je verwachten dat de sidebands op / - dat lagere frequentie.

Wat vergrendeling, Ik gaf enkele bench test ideeën voor foutopsporing in deze draad:
ftopic334538.html

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top