Leonardo Spectrum Klok Constraint Effect

B

bozdas

Guest
Hoi,

Ik heb gesynthetiseerd mijn werk in LS met en zonder beperking klokfrequentie,
Ik had verschillende vertraging verslagen (kleinere vertraging met beperking),

is dit werkelijk de effecten van de synthese elke keer of specifieke situatie voor mijn ontwerp?

andere vraag gaat over wat "vertraging" en "latency":
zijn die voorwaarden dan?

bedankt

 
Zonder ontwerp frequentie kan how u verder naar de volgende etappes!V moeten dwang klok zeker ........

We hebben twee soorten Latency .....bron latency en netwerk latency

vertraging van de wortel is netwerk latentie.
vertraging van de bron punt is de bron latentie ..

thanku

 
Hi raki31,

danken u voor uw antwoord,

sorry voor een ontbrekende informatie over mijn ontwerp,

Mijn ontwerp is een combinatie-GDT.so i dont hebben een klok signaal,

specificeren van een klok beperking leek vreemd voor mij de eerste
maar toen ik probeerde te beperking gebruik ik kreeg kleinere vertraging,

moeten we dwang klok in nog combinatievormen ontwerpen?

thank u

 
U bedoel te zeggen ur ontwerp bevat geen sequentiële elementen ........?

Als dit is de situatie een ontwerp met sequentiële geen elementen moeten worden beperkt vrijwel .....in constraint bestand u behoefte aan virtuele klok te definiëren voor zuivere combinatorisch circuit ....

Thanku

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 
Alle CCT is kam.

zo proberen te optimaliseren voor de vertraging i toegewezen een vertraging beperking voor input naar output vertraging

thnx voor uw antwoorden

 

Welcome to EDABoard.com

Sponsor

Back
Top